第5章_触发器

1、1 1/68/68 第五章第五章 触触 发发 器器 5-1 5-1 概述概述 5-3 5-3 触发器的逻辑功能触发器的逻辑功能 及其描述方法及其描述方法 5-2 5-2 触发器的电路结构触发器的电路结构 与动作特点与动作特点 2 2/68/68 5-1 5-1 概概 述述 一一. .触发器的必备特点触发器的必备特点 1.具有两个能自行保持的稳态(1态或0态)； 2.外加触发信号时，电路的输出状态可以翻转； 3.在触发信号消失后，能将获得的新态保存下来。 I.从电路结构不同分II. 从逻辑功能不同分 1). RS触发器 3).主从触发器 1).基本触发器 二二. .触发器的分类触发器的分类 2)

2、.同步触发器 4).边沿触发器 2). JK触发器 4). D触发器 3). T触发器 数字电路数字电路: : 分组合逻辑电路和时序逻辑电路两大类 组合逻辑电路的基本单元是基本门 时序逻辑电路的基本单元是触发器 3 3/68/68 5-2 触发器的电路结构与动作特点 5-2-1.基本基本RS触发器触发器 一一.电路结构与工作原理电路结构与工作原理 Q 端、Q 端为两个互补的输出端 ； 1.电路结构电路结构（以与非门构成为例） & Q QQ Q SDRD 不允许 SD= RD=0. 约束条件：约束条件： Q = 1、Q = 0 ， 定义为 1 态； SD 端端 是是 置置 1 端端（置位端）（置

3、位端）， 非号表示“0” 触发有效， RD 端端 是是 清清 0 端端（复位端）（复位端）, , RD、SD 端是触发信号引入端。 脚标“D”表示直接 触发， 4 4/68/68 电路结构和逻辑符号 SR QQ S R Q Q (a) 逻辑图 (b) 逻辑符号 & SR 输入端S、R：低电平有效；输出端Q、Q：正常情况下逻辑互补 规定：以Q这个触发器输出端的状态为触发器的状态 Q=0、Q=1 触发器“0”状态；Q=1、Q=0 触发器“1”状 态 5 5/68/68 0 00 00 00 0 0 0 1 1 1 1 1 1 1 1 1 1 不允许 置1清0 保 持 & Q QQ Q SDRD &

4、 Q QQ Q SDRD 0 0 & Q QQ Q SDRD 1 1 & Q QQ Q SDRD 原态 0 01 1 & Q QQ Q SDRD 1 11 1 0 0 原态 1 1 保 持 3、特性表、特性表 Sd Rd 0 1 不允许1* 1置 1 清 00 Qn保 持 Qn+1说 明 0 0 1 0 1 1 1 11 1 0 01 11 10 0 2、工作原理、工作原理 （0触发有效） SD由0到1 RD由0到1 6 6/68/68 R=0、S=1时：由于R=0，不论原来Q为0还是1，都有Q=1；再 由S=1、Q=1可得Q0。即不论触发器原来处于什么状态都将变 成0状态，这种情况称将触发器

5、置0或复位。R端称为触发器的 置0端或复位端。 SR QQ & 10 01 7 7/68/68 0 1 10 SR QQ & R=1、S=0时：由于S=0，不论原来Q为0还是1，都有Q=1； 再由R=1、Q=1可得Q0。 即不论触发器原来处于什么状态都将变成1状态，这种情况 称将触发器置1或置位。S端称为触发器的置1端或置位端。 8 8/68/68 R=1、S=1（即输入端均未加低电平触发信号）时：根据与非 门的逻辑功能得触发器保持原有状态不变，即原来的状态被触 发器存储起来，这体现了触发器具有记忆能力。 1 1 10 SR QQ & 10 9 9/68/68 SR QQ & 00 11 R=

6、0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由 于与非门延迟时间不可能完全相等，在两输入端的0同时撤 除后，将不能确定触发器是处于1状态还是0状态。所以触发 器不允许出现这种情况，这就是基本RS触发器的约束条件， 即输入端不容许同时加有效触发信号。 不符合触 发器的逻 辑关系 1010/68/68 由以上分析可得基本RS触发器的特点： （1）触发器的次态不仅与输入信号状态有关，而且与触 发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时， 电路将保持原状态不变（记忆能力）。 （3）在外加触发信号有效时，电路可以触发翻转，实现 置0或置1。 （4）触发信号采用电平信号

7、，属于电平控制触发。 （5）输入端不能同时加有效触发信号。（约束条件） RS触发器：凡是具有置0、置1和保持功能的触发器就是 RS触发器 1111/68/68 R S n Q 1n Q 功 能 0 0 0 0 0 1 不 定 不 定 不 允 许 0 1 0 0 1 1 0 0 0 1 n Q 置 0 1 0 0 1 0 1 1 1 1 1 n Q 置 1 1 1 0 1 1 1 0 1 nn QQ 1 保 持 特性表（真值表）特性表（真值表） 现态：触发信号作用之前的状态 ，也就是触发器原来的稳定状态。 功能描述功能描述 （1） 次态：触发信号作用后触发器的 新的稳定状态。 1212/68/6

8、8 Qn00011110 0001 1011 RS 次态次态 Q Qn+1 n+1的 的 卡诺卡诺 图图 约束条件 1 )( 1 SR QRSQRSQ nnn 特性方程特性方程 特性特性 方程方程 特性方程：描述触发器次态Qn+1与输入及现态Qn之间的 逻辑关系的逻辑函数表达式 （2） 1313/68/68 状态图状态图 描述触发器的状态转换关系及转换条件的图形称为状态图状态图 0 1 1/ 1/ 10/ 01/ RS 当触发器处在0状态，即Qn=0时，若输入信号 01或 11，触发器仍为0状态； RS 当触发器处在1状态，即Qn=1时，若输入信号 10或 11，触发器仍为1状态； RS RS

9、若 10，触发器就会翻转成为1状态。 若 RS 01，触发器就会翻转成为0状态 输入条件 （3） 1414/68/68 反映触发器输入信号取值和状态之间对应关系的图形称为时序图 不 允 许 维 持 不 变 时序图时序图 R S Q Q R S Q Q R S Q Q R S Q Q 置1置0置1置1置1保持 （4） 1515/68/68 4. 4. 逻辑符号逻辑符号 SD(SD)端叫做直接置位端； 因此： 二二. 动作特点动作特点 由于触发信号直接加在输出门的输入端，所以在输入信 号的全部时间里，都能直接改变输出端 Q 和 Q 的状态。 RD(RD)端叫做直接复位端。 用D作脚标 SR Q S

10、DRD Q 与非门构成：或非门组成： SR Q SDRD Q 1 触发有效， SD 端是置1端， RD 端是清0端， 0 触发有效， SD 端是置1端， RD 端是清0端， 1616/68/68 既同步既同步RS触发器触发器 触发器的翻转不是由输入信号控制，而是 由外加的时钟脉冲控制。 1717/68/68 5-2-2. 同步同步 RS触发器触发器 P189 G1、G2 门构成基本RS 触发器， 受C P控制的触发器称为时钟触发器时钟触发器。 或时钟脉冲，简称时钟，用 C P 表示 时间控制信号也称同步信号，或时钟信号， & Q QQ Q SDRD & CPRS G1G2 G3G4 1. 同步

11、同步RS触发器的触发器的电路结构电路结构 一、电路结构与工作原理一、电路结构与工作原理 在数字系统中，如果要求某些触发器在同一时刻动作， 就必须给这些触发器引入时间控制信号。时间控制信号。 G3、G4 门构成输入控制电路。 1818/68/68 2. 2. 工作原理工作原理（ 1 1 触发有效） CP=0 时，G3、G4 门封锁，触发信号不起作用。 CP=1，在 S 端触发时， Q=1 CP=1，在 R 端 触发时， Q=0 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 CP=1 时，G3、G4 门打开，触发信号可加到基本触发器上

12、。 & Q QQ Q & CPRS G1G2 G3G4 & Q QQ Q & CPRS G1G2 G3G4 1919/68/68 3. 特性表特性表(1触发有效) CP R S Qn+1 0 1 1 1 0 0 0 1 1 0 1 1 1 0 Qn Qn X X 1*1 5.5.逻辑符号逻辑符号 不允许 置 1 清 0 保 持 说 明 保 持 4. 4. 几点说明几点说明 1)图示同步RS 触发器为 1 触发有效； 2)表中*表示:若 R、S 端同时触发，则当 R 、S 端的 触发信号同时消失时，电路的次态不定； 3)输入端的约束条件为 RS = 0。 1S1R Q SR Q C1 CP 续

13、2020/68/68 波波 形形 图图 C P R S Q Q 不 变 不 变 不 变 不 变 不 变 不 变 置 1 置 0 置 1 置 0 保 持 2121/68/68 动作特点：动作特点：在 CP = 1 的全部时间里，R、S 端 信号的变化都将引起触 发器输出状态的变化。 1 2 S R Q CP 三、输出电压波形举例三、输出电压波形举例 RD 二二. 动作特点动作特点 缺点：缺点：抗干扰能力差。 异步置位端异步复位端 R 1S1R Q S Q C1 CP RDSD 触发器在CP控制下正常工作时应使 SD、RD 处于高电平。 干扰信号 跳变 2222/68/68 1 . 电路结构电路结

14、构 主触发器、从触发器 均为同步RS 触发器， 5-2-3. 主从触发器主从触发器 一一 . . 主从主从RSRS触发器触发器 但，它们的CP信号相位相反。 & & & & 1 G1G2 G3G4 G5 G6 G7G8 CPS R 从 触 发 器 主 触 发 器 Q，Q， QQ G5-G8门组成主触发器； G1-G4门组成从触发器。 2323/68/68 3 3. 特性表特性表 CP R S Qn+1 0 0 0 0 1 1 0 1 1 X X Qn 1 0 CP CP G7G7、G8G8 G3G3、G4G4 工工 作作 情情 况况 CP=1 时 CP=0 时 打 开 封 锁 封 锁 打 开

15、主触发器工作 从触发器保持 从触发器工作 主触发器保持 2 2、工作原理、工作原理 4 4. 几点说明几点说明 1)图示主从RS 触发器 1 触发有效； 2)表中*表示：若 R、S 端同时触发， 则在CP回到0后,输出状态不定； 3)输入端的约束条件为 RS = 0。 1* Qn QQ的状态根据R R、 S S端的触发情况改变 Q Q = Q= Q 注意：注意：在CP的一个变化周期中，触发器输出状态只改变一次。 2424/68/68 5. 逻辑符号逻辑符号 从触发器只能输出 CP=1期间，主触发器最后一 次变化 所得到的状态。 在 CP=1期间，主触发器随 R、S端状 态的改变而多次改变，但在

16、CP下降沿 到来时，从触发器最多只能改变一次。 6.6.动作特点动作特点 为使主从 RS 触发器按其特性表正常工作， 必须在 CP=1 期间，使 R、S 端的状态保持不变。 1S1RC1 SRCP QQ 带来的问题带来的问题： 特别注意：特别注意： 动作特点动作特点： 2525/68/68 二、二、 主从主从JK触发器触发器 主从主从RS触发器的缺点：触发器的缺点： 使用时有约束条件使用时有约束条件 RS=0 1 1电路结构电路结构 为此，将触发器为此，将触发器 的两个互补的输出的两个互补的输出 端信号通过两根反端信号通过两根反 馈线分别引到输入馈线分别引到输入 端的端的G7、G8门，这门，这

17、 样，就构成了样，就构成了JK触触 发器。发器。 &G CP 器 G& & G 6 G 9 G 1 & & & 2 触 触 G& 器 主 G 发 发 4 G 3 Q CP Q R Q 从 & S 8 Q 5 7 G 1 器 Q 9 发 触 & 主 Q 2 G 3 从 G 触 Q 1 G 器 Q 发 1 G GG & G 5 & 4 & & 6 G CP 8 G& 7 K & J 2626/68/68 器 Q 9 发 触 & 主 Q 2 G 3 从 G 触 Q 1 G 器 Q 发 1 G GG & G 5 & 4 & & 6 G CP 8 G& 7 K & J 2 2工作原理工作原理 Qn+1J

18、 K功能功能Qn JK触发器触发器 功能表功能表 0 1 0 1 输出状态输出状态 同同J J状态状态 0 0 0 1 1 0 1 0 输出状态输出状态 同同J J状态状态 1 1 0 1 1 1 1 1 0 1 1 0 0 0 0 0 保持保持 0 1 0 1 Qn=Qn CP 1K Q 1J Q C1 1 1 01 01 10 1 0 1 01 1 0 1 1 0 2727/68/68 3 3JKJK触发器逻辑功能的几种表示方法触发器逻辑功能的几种表示方法 (1(1）功能表：）功能表：（2 2）特性方程：）特性方程： Qn+1J K功能功能Qn JK触发器触发器 功能表功能表 0 1 0

19、1 输出状态输出状态 同同J J状态状态 0 0 0 1 1 0 1 0 输出状态输出状态 同同J J状态状态 1 1 0 1 1 1 1 1 0 1 1 0 0 0 0 0 保持保持 0 1 0 1 Qn=Qn nnn QKQJQ 1 1101 0 0 J 00 1 1 1 K n 0 10 0 Q Q n+1 101 2828/68/68 （3 3）状态转换图）状态转换图 （4 4）驱动表）驱动表 0 0 0 1 1 0 1 1 Qn Qn+1 0 1 1 0 J K JK触发器的驱动表触发器的驱动表 Qn+1J K功能功能Qn JK触发器触发器 功能表功能表 0 1 0 1 输出状态输出

20、状态 同同J J状态状态 0 0 0 1 1 0 1 0 输出状态输出状态 同同J J状态状态 1 1 0 1 1 1 1 1 0 1 1 0 0 0 0 0 保持保持 0 1 0 1 Qn=Qn 01 J= K= 0 J=K=1 K= J= K=0 1 J= 2929/68/68 例例5.2.15.2.1 已知主从已知主从JK触发器触发器J、K的波形如图所示，画出输的波形如图所示，画出输 出出Q的波形图（设初始状态为的波形图（设初始状态为0）。）。 在画主从触发器的波形图时，应注意以下两点：在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿

21、）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿） 6 1 K CP J 542 3 Q （2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。 3030/68/68 3主从主从T触发器和触发器和T触发器触发器 将将JK触发器的触发器的J和和K相连作为相连作为T输入端就构成了输入端就构成了T触发器触发器。 CP Q 1J1K Q C1 T Q Q C1 1T nnn QTQTQ 1 T触发器特性方程：触发器特性方程： 0 0 0 1 1 0 1 1 T Qn 0 1 1 0 Qn+1 功能功能 T触发器的功能表触发器的功

22、能表 Qn+1= Qn Qn+1= Qn 3131/68/68 当当T触发器的输入端为触发器的输入端为T=1时，时， 称为称为T触发器。触发器。 nn QQ 1 T触发器的特性方程：触发器的特性方程： CP Q Q Q C1 1T 1CP EWB演示演示JK组成的组成的T触发器触发器 3232/68/68 4主从主从JK触发器存在的问题触发器存在的问题一次一次变化现象变化现象 例例5.2.25.2.2 已知主从已知主从JK触发器触发器J、K的波形如图所示，画出输出的波形如图所示，画出输出Q的波形的波形 图（设初始状态为图（设初始状态为0）。）。 器 Q 9 发 触 & 主 Q 2 G 3 从

23、G 触 Q 1 G 器 Q 发 1 G GG & G 5 & 4 & & 6 G CP 8 G& 7 K & J K J CP Q 01 01 01 1 1 01 1 0 1 1 01 0 0 1 1 0 1 由此看出，主从由此看出，主从JK触发器在触发器在CP=1期间，主触发器只变化（翻转）一次，期间，主触发器只变化（翻转）一次， 这种现象称为这种现象称为一次变化现象一次变化现象。 3333/68/68 2. 2. 特性表特性表 二二. 主从主从 J KJ K 触发器触发器 1. 1. 电路结构电路结构 Qn CP J K 0 0 0 0 1 1 0 1 1 X X 1 0 特性归纳 J=K

24、=0时, Qn+1=Qn JK 时，Qn+1=J J=K=1时，Qn+1=Qn JK Qn Qn Qn+1 从 触 发 器 主 触 发 器 & & & & 1 G1G2 G3G4 G1 G2 G3G4 CP Q，Q， QQ 3434/68/68 计数状态下，电路的输出 电压波形，随 CP 作用沿 的到来自动改变。见图： 3 .几点说明几点说明 设初态Q=0 逻辑符号见下页逻辑符号见下页 设：CP作用沿为下降沿 t CP t J=K t Q 1 3）J=K=1时，Qn+1=Qn 是计数状态。 图示主从JK触发器： 1) 1触发有效； 2) 没有约束条件； 3535/68/68 5.5. 动作特点

25、动作特点 CP = 1 期间，由于反馈 信号的作用，不管J、K端的状态有多 少次跳变，主触发器只能变化一次； CP=1 期间，若 JK端的状态 有跳变，则无法根据其特性表，正确判断 电路的输出状态。 4. 4. 逻辑符号逻辑符号 为使主从 JK 触发器按其特性表 正常工作， 在 CP = 1期间，必须使JK 端的 状态保持不变。 &C1 1J1K QQ SDRD J1J2CP K1K2 C11J1K QQ SDRD JCPK C11J1K QQ JCPK 动作特点：动作特点： 注意：注意：图示主从JK触发器应该 对应CP下降沿确定Q端次态。 带来的问题：带来的问题： 特别强调：特别强调： 36

26、36/68/68 5-2-4.5-2-4. 边沿触发器边沿触发器 为了提高触发器的抗干扰能力，希望触发器的次态仅仅为了提高触发器的抗干扰能力，希望触发器的次态仅仅 取决于取决于 CP CP 作用沿到达时刻，作用沿到达时刻，输入信号的状态。这样的触发输入信号的状态。这样的触发 器称为器称为边沿触发器边沿触发器。 这里，重点介绍利用这里，重点介绍利用 CMOS 传输门构成的传输门构成的 边沿边沿 D 触发器触发器 3737/68/68 一、一、CMOS主从结构的边沿触发器主从结构的边沿触发器 1 1电路结构电路结构: :由由CMOS逻辑门和逻辑门和CMOS传输门组成传输门组成 由于引入了由于引入了

27、传输门传输门，该电路虽为主从结构，却没有一次变化问题，该电路虽为主从结构，却没有一次变化问题， 具有边沿触发器的特性。具有边沿触发器的特性。 TG1 TG2 TG3 TG4 1 G 2 G 3 G 4 G CP CP CP CP CP CP CP CP 主主触触发发器器 从从触触发发器器 1 1 11 D Q QQ Q 3838/68/68 2 2工作原理工作原理 触发器的触发翻转分为两个节拍：触发器的触发翻转分为两个节拍： （1 1）当）当CP变为变为1 1时，时，TG1 1开通，开通，TG2 2关闭。主触发器接收关闭。主触发器接收D信号。信号。 同时，同时，TG3 3关闭，关闭，TG4 4

28、开通，从触发器保持原状态不变。开通，从触发器保持原状态不变。 （2 2）当）当CP由由1 1变为变为0 0时，时，TG1 1关闭，关闭，TG2 2开通，主触发器自保持。开通，主触发器自保持。 同时，同时，TG3 3开通，开通，TG4 4关闭，从触发器接收主触发器的状态。关闭，从触发器接收主触发器的状态。 TG1 TG2 TG3 TG4 1 G 2 G 3 G 4 G CP CP CP CP CP CP CP CP 主主触触发发器器 从从触触发发器器 1 1 11 D Q QQ Q 设：设：D=1（原状态（原状态Q=0） 0 1 1 1 0 1 1 0 1 0 3939/68/68 3 3带有带

29、有RD端和端和SD端的端的 CMOS触发器触发器 TG1TG3 TG4 1 G 2 G 4 G CP CP CP CP CP CP 1 D Q QQ Q G3 TG CP 2 CP 1 1 1 SD RD C1 1D QQ RS SDRD RD SDQn+1 00弃权 011 100 11不定 4040/68/68 2.2.工作原理工作原理 CP TG 状态 主触发器 TG 状态 从触发器 CP = 0 CP = 1 TG1 导通 CP = 0 CP = 1TG2 截止 TG1 截止 TG2 导通 TG3 导通 TG4 导通 TG3 截止 TG4 截止 自行保持 自行保持 Q =D Q = Q

30、 = D 1.1.电路结构电路结构 Q = Q= D 主触发器从触发器 Q= D 一一. .边沿边沿D触发器触发器 TG2 11 TG1 11 TG3 TG4 D Q，Q， Q Q CP CP CP CP CP CP CP CP 4141/68/68 3. 3. 特性表特性表4 4、逻辑符号、逻辑符号 无跳变X Qn 00 11 二二. 动作特点动作特点 触发器保存下来的状态是CP 作用沿到达时刻的输入状态。 设初态Q=0 特别注意特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存 入的是 D 跳变前的状态。 0 0 例如： 说明 保持 存数 C1 1D QQ DCP SD RD C

31、1 1D QQ DCP t CP t D t Q CPDQn+1 4242/68/68 JK触发器也有边沿触发型的，其逻辑符号有： SDRD C1 1J QQ J CP 1K K SR SDRD C1 1J QQ J CP 1K K SR 上升沿触发有效下降沿触发有效 4343/68/68 二、维持二、维持阻塞边沿阻塞边沿D触发器触发器 1 1D触发器的逻辑功能触发器的逻辑功能 D触发器只有一个触发输入端触发器只有一个触发输入端D，因此，逻辑关系非常简单；，因此，逻辑关系非常简单； D触发器的特性方程为：触发器的特性方程为：Qn+1 n+1= =D 0 0 1 1 D 0 1 0 1 Qn 0

32、 0 1 1 Qn+1 输出状态输出状态 同同D状态状态 功能功能 D触发器的功能表触发器的功能表 4444/68/68 D触发器的状态转换图：触发器的状态转换图： 0 0 0 1 1 0 1 1 Qn Qn+1 0 1 0 1 D D触发器的驱动表触发器的驱动表 0 0 1 1 D 0 1 0 1 Qn 0 0 1 1 Qn+1 输出状输出状 态同态同D 状态状态 功能功能 D触发器的触发器的 功能表功能表 0 D= 0 1 D= 0 D= 1 D= 1 4545/68/68 2维持维持阻塞边沿阻塞边沿D触发器的结构及工作原理触发器的结构及工作原理 （1）同步）同步D触发器：触发器： 该电路

33、满足该电路满足D触发器触发器 的逻辑功能，但有的逻辑功能，但有 同步触发器的同步触发器的空翻现象空翻现象。 & G Q 5 4 Q Q D G 3 4 Q & G 6 5 Q 6 Q 12 & & 3 G & CP G G 设：设：D=1 0 1 10 0 1 1 0 1 该触发器为上升沿触发。该触发器为上升沿触发。 4646/68/68 （2）维持）维持阻塞边沿阻塞边沿D触发器触发器 为了克服空翻，在为了克服空翻，在 原电路的基础上引入原电路的基础上引入 三根反馈线。三根反馈线。 & G Q 5 4 Q Q D G 3 4 Q & G 6 5 Q 6 Q 12 & & 3 G & CP G

34、G L1 L2 0 1 1 0 01 1 0 1 置置1。 设：设：D=1 0 1 1 0 0 L1称为置称为置1维持线。维持线。 L2称为置称为置0阻塞线。阻塞线。 1 4747/68/68 3 L 0 （2）维持）维持阻塞边沿阻塞边沿D触发器触发器 & G Q 5 4 Q Q D G 3 4 Q & G 6 5 Q 6 Q 12 & & 3 G & CP G G L1 L2 1 0 0 1 10 0 1 置置0。 设：设：D=0 1 1 1 L3称为置称为置0维持线。维持线。 0 1 可见，引入了维持线和阻可见，引入了维持线和阻 塞线后，将触发器的触发塞线后，将触发器的触发 翻转控制在翻转

35、控制在CP上跳沿到上跳沿到 来的一瞬间，并接收来的一瞬间，并接收CP 上跳沿到来前一瞬间的上跳沿到来前一瞬间的D 信号。信号。 4848/68/68 例例 已知维持已知维持阻塞阻塞D D触发器的输入波形，触发器的输入波形， 画出输出波形图。画出输出波形图。 解：解：在波形图时，应注意以下两点：在波形图时，应注意以下两点： （1 1）触发器的触发翻转发生在）触发器的触发翻转发生在CPCP的上升沿。的上升沿。 （2 2）判断触发器次态的依据是）判断触发器次态的依据是CPCP上升沿前一瞬间输入端上升沿前一瞬间输入端D D的状态。的状态。 241 3 5 CP D Q 4949/68/68 & G Q

36、 5 4 Q Q D G 3 4 Q & G 6 5 Q 6 Q 12 & & 3 G & CP G G L1 3 L L2 SD RD （3）触发器的直接置）触发器的直接置0和置和置1端端 RD直接置直接置0端，低电平有效；端，低电平有效； SD直接置直接置1端；低电平有效。端；低电平有效。 RD和和SD不受不受CP和和D信号的信号的 影响，具有最高的优先级。影响，具有最高的优先级。 RD SDQn+1 00不定 010 101 11弃权 R D C1 S Q S R Q D 1D 5050/68/68 5.2.5 集成触发器集成触发器 一、一、集成触发器举例集成触发器举例 1 1TTL主从

37、主从JK触发器触发器7474LS7272 特点：特点：（1 1）有）有3 3个个J端和端和3 3个个K端，它们之间是与逻辑关系。端，它们之间是与逻辑关系。 （2 2）带有直接置）带有直接置0 0端端RD和直接置和直接置1 1端端SD，都为低电平有效，不用时应接高电平都为低电平有效，不用时应接高电平 （3 3）为主从型结构，）为主从型结构，CP下跳沿触发。下跳沿触发。 QQ 1J1K C1SR & 2 1 CP D K R J 1 JK 3 S 2 3 JKD 4 1 2 3 56 7 89101112 13 14 NC RD J1J2J3Q GND Q K1K2K3 CP D S Vcc 74

38、LS72 5151/68/68 2 2高速高速CMOS边沿边沿D触发器触发器7474HC7474 特点：（特点：（1）单输入端的双）单输入端的双D触发器。触发器。 （2）它们都带有直接置）它们都带有直接置0端端RD和直接置和直接置1端端SD，为低电平有效。，为低电平有效。 （3）为）为CMOS边沿边沿触发器，触发器，CP上升沿触发。上升沿触发。 2S2D D 2CP D 2R1S1D D 1CP D 1R C1 1D SR 2Q1Q2Q1Q 4 1 2 3567 89101112 1314 1GND Vcc 74HC74 RD 1D 1CP D 1S1Q 1Q 2Q2Q 2SD2CP2D D

39、2R 5252/68/68 二、触发器功能的转换二、触发器功能的转换 1.1.用用JK触发器转换成其他功能的触发器触发器转换成其他功能的触发器 （1 1）JKD 分别写出分别写出JK触发器和触发器和D D触发器的特性方程触发器的特性方程 比较得：比较得： 画出逻辑图：画出逻辑图： nnn QKQJQ 1 DQ n 1 )( nn QQD nn DQQD DJ DK 1J1K C1 CP D QQ 1 5353/68/68 （2 2）JKT（T） 写出写出JKJK触发器和触发器和T触发器的特性方程：触发器的特性方程： 比较得：比较得：J= =T，K= =T。 令令T=1=1，即可得，即可得T触发

40、器。触发器。 nnn QTQTQ 1 nnn QKQJQ 1 1JC11K CP T QQ C1 1K CP 1J 1 QQ 5454/68/68 2 2用用D触发器转换成其他功能的触发器触发器转换成其他功能的触发器 （1 1）DJK 比较得：比较得： 画出逻辑图。画出逻辑图。 nnn QKQJQ 1 DQ n 1 nn QKQJD C1 1D 1 & 1 CP QQ JK 写出写出D触发器和触发器和JK触发触发 器的特性方程：器的特性方程： 5555/68/68 （2 2）DT （3 3）DT 1D C1 =1 CP QQ T C1 1D CP QQ 5656/68/68 三、触发器应用举例

41、三、触发器应用举例 例例5.4.15.4.1 设计一个设计一个3人抢答电路。人抢答电路。3人人A、B、C各控制一个按键开关各控制一个按键开关 KA、KB、KC和一个发光二极管和一个发光二极管DA、DB、DC。谁先按下开关，谁的。谁先按下开关，谁的 发光二极管亮，同时使其他人的抢答信号无效。发光二极管亮，同时使其他人的抢答信号无效。 & A V OA G & V V OB C G G & B OC C A R B +Vcc R R A+5V B 330 K 330 C D A C B D K D 330 K 5757/68/68 利用触发器的利用触发器的“记忆记忆”作用，使抢答电路工作更可靠、稳

42、定。作用，使抢答电路工作更可靠、稳定。 R K R Q R Q R Q +Vcc DA DB DC 330 330 330 GA GB GC OA OB OC & & & KA RS KB RS KC RS R R R +5V B C A FFA FFB FFC V V V Q Q Q 5858/68/68 5-3 5-3 触发器的逻辑功能及其描述仿法触发器的逻辑功能及其描述仿法 本节只讨论有时钟控制的触发器。 1.1. 特性表特性表 一一. . RS触发器触发器 凡在时钟控制下，逻辑功能 符合此特性表的触发器就叫 做 RS 触发器。 R S 0 0 1 0 1 0 0 1 1 1 0 0 1

43、 0 1 1 1 0 1 1 1 0 0 0 不定 1 1 1 不定 D 触发器等。T 触发器、JK 触发器、RS 触发器、 有时钟控制的触发器，从功能不同分: : n Q n+1 Q 0 0 0 5959/68/68 2. 2. 特性方程特性方程 3. 3. 状态转换图状态转换图 它表明 Q 从Qn Qn+1所需要的输入条件。 综上综上 可知可知 描述触发器的逻辑功能有三种方法： 特性表、特性方程和状态转换图。 01R =R = X S = S = 0 0 R = 0R = 0 S = S = 1 1 R = 1R = 1 S = S = 0 0 R = 0 R = 0 S = S = X

44、RS Q Qn+1n 0 1 00 01 11 10 0 1 1 1 X X 0 0 状态转换图可从特性表中归纳， 由特性表填卡诺图得特性方程： Qn+1 = S+ RQn RS = 0(约束条件） 6060/68/68 二二. JK. JK触发器触发器 凡在时钟控制下，逻辑功能符 合此特性表的触发器，就叫做 JK 触发器。 1.1. 特性表特性表 3. 3. 状态转换图状态转换图 0 0 J = 0 K = X J = X K = 0 J = 1 K = X J = X K = 1 2. 2. 特性方程特性方程 Q = J Q + K Q n+1 nn 由特性表填卡诺图化简得： 1 J K

45、Qn Qn+1 0 0 1 0 1 0 0 1 1 1 0 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 11 1 0 0 6161/68/68 4. 逻辑符号逻辑符号 三三. T . T 触发器触发器 将JK触发器的 J、K 端连在一 起，引出一个 T 端，就构成了 T 触发器。 T Qn Qn+1 0 0 0 1 1 0 1 1 1 0 1. 1. 特性表特性表 2. 2. 特性方程特性方程 3. 3. 状态转换图状态转换图 Qn+1 = T Qn + T Qn 1 1 T=0 T=0 T = 1 T = 1 0 0 1 0 凡在时钟控制下，逻辑功 能符合此特性表的触发器

46、， 就叫做T 触发器。 说明 保持 计数 SD RD C11N QQ TCP 6262/68/68 四四. . D触发器触发器 1. 1. 特性表特性表 2. 2. 特性方程特性方程 3. 3. 状态转换图状态转换图 凡在时钟控制下，逻辑功 能符合此特性表的触发器, 就叫做 D 触发器。 D Qn Qn+1 0 1 1 0 1 1 0 0 1 1 0 0 Q = D n+1 0 01 1D=1D=0 D = 0 D = 1 6363/68/68 5.3.2 触发器的电路结构与逻辑功能的关系触发器的电路结构与逻辑功能的关系 触发器的逻辑功能和电路结构是两个不同的概念。 所谓逻辑功能，是指触发器的次态和现态及输入信 号之间在稳态下的逻辑关系，这种逻