第7章集成触发器16.3

1、1 7.3 边沿触发器边沿触发器 7.2 同步触发器同步触发器 7.1 基本基本RS触发器触发器 第第7 7章章 集成触发器集成触发器 FF 7.4 触发器逻辑功能的转换触发器逻辑功能的转换 重点重点：7.3 节节 2 2 22021-6-23 触发器就是一种具有记忆功能，能够存储一位二进制触发器就是一种具有记忆功能，能够存储一位二进制 数字信息的双稳态电路。数字信息的双稳态电路。 按逻辑功能特性，触发器可分为：按逻辑功能特性，触发器可分为：RS 触发器、触发器、D 触触 发器发器、JK 触发器触发器、T 触发器、触发器、T 触发器。触发器。 按电路组成结构，触发器可分为：基本触发器、钟控按电

2、路组成结构，触发器可分为：基本触发器、钟控 触发器、主从触发器和触发器、主从触发器和边沿触发器边沿触发器。 集成触发器概述集成触发器概述 重点重点：边沿边沿 D 触发器触发器，边沿边沿 JK 触发器触发器 另外，按触发方式不同，触发器可分为：电平触发器、另外，按触发方式不同，触发器可分为：电平触发器、 主从触发器主从触发器和和边沿触发器边沿触发器。 3 触发器有两个（也只能有两个）稳定的状态，用来表触发器有两个（也只能有两个）稳定的状态，用来表 示逻辑状态的示逻辑状态的 0 和和 1 ，或二进制数的，或二进制数的 0 和和 1 。 在输入信号作用下，它可以从一个状态转换成另一个在输入信号作用下

3、，它可以从一个状态转换成另一个 状态，或保持原有状态不变，可以被设置成这两个状态中状态，或保持原有状态不变，可以被设置成这两个状态中 的任意一个，即置的任意一个，即置 0 或或 1 。 当输入信号消失后，所设置的状态又能够保持不变，当输入信号消失后，所设置的状态又能够保持不变， 即具有记忆（存储）功能。即具有记忆（存储）功能。这是其主要特点这是其主要特点。 触发器有记忆功能，因此，触发器有记忆功能，因此，由它构成的由它构成的时序电路时序电路在在 某时刻的输出不仅取决于该时刻的输入，还与电路原来某时刻的输出不仅取决于该时刻的输入，还与电路原来 状态有关状态有关；而门电路无记忆功能，由它构成的；而

4、门电路无记忆功能，由它构成的组合电路组合电路 在某时刻的输出完全取决于该时刻的输入，与电路原来在某时刻的输出完全取决于该时刻的输入，与电路原来 状态无关。状态无关。 4 7.1 基本基本RS触发器触发器 基本基本RS 触发器触发器 (Basic Flip Flip，简写，简写FF) 是各种触是各种触 发器中结构最简单的一种。该触发器电路可用两个与非门或发器中结构最简单的一种。该触发器电路可用两个与非门或 两个或非门通过交叉耦合构成。它是构成各种功能触发器的两个或非门通过交叉耦合构成。它是构成各种功能触发器的 基本单元。基本单元。 基本基本 RS 触发器电路结构触发器电路结构 5 7.1.1 基

5、本基本RS触发器电路组成和工作原理触发器电路组成和工作原理 1. 电路图和逻辑符号电路图和逻辑符号 触发器的触发器的“0”态：态：Q0, Q1 触发器的触发器的“1”态：态：Q1, Q0 G1 SDRD 当当CP1时：时： SDS，RD R G3和和G4 解除封锁，将输入信号解除封锁，将输入信号R 和和 S 取非后送至基取非后送至基 本本 RS 触发器的输入端。触发器可能发生状态转移，触发器的输入端。触发器可能发生状态转移，是触是触 发器的工作时间发器的工作时间。 QQ 二分频计数器二分频计数器。 将输入端将输入端 J、K 相连并改作相连并改作1； nnnn QQKQJQ 1 CP Q 2.

6、钟控钟控T触发器触发器 注意：注意：实际生产的集成触发器中没有实际生产的集成触发器中没有T触发器，需要使用时触发器，需要使用时 利用利用 JK 触发器或触发器或 D 触发器来改接。触发器来改接。 1KC1 QQ K CP 1J J 1 CP 1TC1 QQ T=1 CP 34 7.2.5 同步触发器的问题同步触发器的问题 钟控触发器均由钟控触发器均由 4 个与非门组成。个与非门组成。 当钟控信号为低电平当钟控信号为低电平(CP=0)时触发时触发 器不接收输入激励信号，状态保持器不接收输入激励信号，状态保持 不变；当钟控信号为高电平不变；当钟控信号为高电平(CP=1) 时触发器接收输入激励信号，

7、状态时触发器接收输入激励信号，状态 发生转移，称这种钟控方式为发生转移，称这种钟控方式为电平电平 触发方式触发方式。 对于这种触发方式，前面讨论时都没有考虑在约定对于这种触发方式，前面讨论时都没有考虑在约定 电平期间，控制端的电平期间，控制端的输入信号多次发生变化输入信号多次发生变化的情况。的情况。 QQ & 3 GG4 G1G2 JCP SdRd & K 35 CP1的持续时间过长，但的持续时间过长，但J、K没有发生变化没有发生变化 空翻现象空翻现象 为避免多次翻转和空翻现象发生，为避免多次翻转和空翻现象发生，CP1的持续时间的持续时间 tCPH 应当限制。但是，不是根本的办法。应当限制。但

8、是，不是根本的办法。 钟控钟控 JK 触发器的波形触发器的波形 CP1的持续时间过长，且的持续时间过长，且J、K发生变化发生变化 多次翻转现象多次翻转现象 JK发生变化发生变化J=K=1(不变不变) CP J K Q 36 7.3 边沿触发器边沿触发器 边沿触发器边沿触发器 仅仅在仅仅在时钟时钟 CP 的上升沿或下降沿的上升沿或下降沿时刻才时刻才 接收输入激励信号，并对其做出响应，完全克服了钟接收输入激励信号，并对其做出响应，完全克服了钟 控触发器的控触发器的多次翻转现象多次翻转现象和和空翻现象空翻现象。 分类：分类： 时钟时钟CP的上升沿（的上升沿（前沿前沿）触发）触发电路电路 结构结构 时

9、钟时钟CP的下降沿（的下降沿（后沿后沿）触发）触发 所以，在所以，在时钟时钟 CP = 0 或或 CP = 1 期间，以及在期间，以及在 CP 的非约定跳变时刻，触发器不接收输入激励信号，当的非约定跳变时刻，触发器不接收输入激励信号，当 然也就不存在触发器输出状态的改变。因而，边沿触然也就不存在触发器输出状态的改变。因而，边沿触 发器是电气性能最好，应用最多，最实用的触发器。发器是电气性能最好，应用最多，最实用的触发器。 边沿触发器才满足了触发器的主要特点边沿触发器才满足了触发器的主要特点. 37 7.3.1 边沿边沿 JK 触发器触发器 书上图书上图7-18所示为下降沿触发的所示为下降沿触发

10、的JK 触发器逻辑电触发器逻辑电 路，它是利用内部各路，它是利用内部各逻辑门传输延迟时间差异逻辑门传输延迟时间差异构成的。构成的。 图中两个图中两个与或非门与或非门构成基本构成基本RS触发器，两个触发器，两个与非与非 门门构成触发导引电路，构成触发导引电路，RD和和SD分别为分别为低电平低电平直接置直接置 0 和置和置 1 输入端，分别被称为异步置输入端，分别被称为异步置 0 端和异步置端和异步置 1 端端, 或称清除端和置位端。或称清除端和置位端。 图图7-18 所示电路要实现正确的逻辑功能，必须保所示电路要实现正确的逻辑功能，必须保 证两个证两个与非门的平均延迟时间大于基本与非门的平均延迟

11、时间大于基本RS触发器的平触发器的平 均延迟时间均延迟时间，这一点在制造时一般已经给予满足。，这一点在制造时一般已经给予满足。 38 边沿边沿 JK 触发器电路、符号触发器电路、符号 1 SD 1 S 1 & AB 1 CD R 3 G G4 G2 CPKJ RD G1 1 & & Q Q 触发 导引 电路 基本 RS 触发 器 Q J Q CP KSDRD 异步端异步端低低电平有效电平有效 Q J Q CP KSDRD 异步端异步端高高电平有效电平有效 39 下降沿触发下降沿触发 上升沿触发上升沿触发 有效边沿有效边沿 JK 触发器及特性方程触发器及特性方程 2 CP出发出发 的边沿的边沿J

12、K 触发器触发器 Q J Q CP K C1 1K1J Q J Q CP K C1 1K1J CP出发出发 的边沿的边沿 JK 触发器触发器 Q n+1 = JQ n +KQ nCP Q n+1 = JQ n +KQ nCP 40 异步端低电平下降边沿异步端低电平下降边沿 JK 触发器功能表触发器功能表 3 41 QnQn1111 010111 101011 QnQn0011 0101 1010 Qn+1Qn+1KJCPSDRD 输出输出输输 入入 Q n+1 = JQ n +KQ nCP 状态方程状态方程: CP J K Q Q & & RD SD 逻辑符号逻辑符号 下降沿触发下降沿触发 集

13、成边沿集成边沿 JK 触发器触发器74LS112 4 42 边沿边沿JK触发器的波形：触发器的波形： 由图可见，在由图可见，在RD=SD=1时，触发器的次态仅仅取决于时，触发器的次态仅仅取决于CP 到达到达 前一时刻前一时刻J，K以及以及Qn的取值。的取值。动作过程见下页。动作过程见下页。 0 1 0 1 0 1 0 0 1 1 1 1 1 0 清清 零零 5 43 CP RD SD J K Q 下降沿下降沿 触发的触发的 边沿触边沿触 发器工发器工 作过程作过程 下降沿触发失效下降沿触发失效 考核内容之一考核内容之一 LJ63 44 7.3.2 边沿边沿 D 触发器触发器 上升沿触发的维持上

14、升沿触发的维持-阻塞阻塞 D 触发器电路如图触发器电路如图7-22所示。所示。 这个电路是在同步这个电路是在同步 D 触发器基础上，增加置触发器基础上，增加置0维持、置维持、置1 维持、置维持、置0阻塞、置阻塞、置1阻塞四根反馈线构成的。阻塞四根反馈线构成的。 1电路结构、逻辑符号和特性方程电路结构、逻辑符号和特性方程 因此，维持因此，维持-阻塞阻塞 D 触发器的逻辑功能与同步触发器的逻辑功能与同步 D 触发触发 器的功能相同，因此，特性表和真值表也相同。区别在于器的功能相同，因此，特性表和真值表也相同。区别在于 维持维持-阻塞阻塞 D 触发器只有在触发器只有在 CP 上升沿到达时刻才有效。上

15、升沿到达时刻才有效。 因此，维持因此，维持阻塞触发器是利用了阻塞触发器是利用了4条反馈线的直流条反馈线的直流 反馈原理来实现边沿触发的。反馈原理来实现边沿触发的。(自学自学) 45 & G2G G3 G4 G5G6 Q3Q4 Q5Q6 1 L 2 L 4 L 3 L 1 & & & & D CP QQ Q D Q CP 1D C1 上升沿触发上升沿触发 Q n+1 = D CP Q D Q CP 1D C1 下降沿触发下降沿触发 Q n+1 = D CP 46 执行执行 Qn+1 = D1111 在在 CP 时刻时刻 0011 Qn111 保持不变保持不变 Qn011 禁禁 用用不定态不定态

16、00 异步置异步置 1101 异步置异步置 0010 说说 明明Qn+1DCPSDRD 具有异步端具有异步端 边沿边沿 D 触发器触发器 2集成边沿集成边沿 D 触发器触发器74LS74符号、功能表符号、功能表 C1 1D QQ RDSD CP D 47 01111 10011 0101 1010 Qn+1Qn+1DCPSDRD 输出输出输输 入入 边沿边沿 D 触发器功能表触发器功能表 维持阻塞维持阻塞 D 触发器触发器 Q n+1 = D CP状态方程状态方程逻辑符号逻辑符号 CP Q Q & RD SD D 上降沿触发上降沿触发 48 维持阻塞维持阻塞 D 触发器的工作波形触发器的工作波

17、形 注意：在注意：在RD=SD=1时，触发器的次态仅仅取决于时，触发器的次态仅仅取决于CP 到达到达 前一时刻前一时刻D的取值。的取值。动作过程见下页。动作过程见下页。 CP RD SD D 考核内容之一考核内容之一 LJ65 Q 49 上学期考题上学期考题 已知输入已知输入A和和CP脉冲，对如图所示电路脉冲，对如图所示电路, 画出画出Q的输出波形，设的输出波形，设Q的初始状态均的初始状态均0。 解：解： AQAAQD nn CP A 1D Q C1 Q & & 1 CP CPA CPDQn 1 Q的输出波形见下页的输出波形见下页 A 50 CP 上升沿上升沿 A Q2 CPAQn 1 51

18、(1) 弄清弄清时钟触发沿时钟触发沿是上升沿还是下降沿？是上升沿还是下降沿？ (2) 弄清有无异步输入端？弄清有无异步输入端？异步置异步置 0 端和异步置端和异步置 1 端端是是 低电平有效还是高电平有效？低电平有效还是高电平有效？ (4) 边沿触发器的逻辑功能和特性方程与同步触发器的边沿触发器的逻辑功能和特性方程与同步触发器的 相同，但触发方式不一样，因此，它们的逻辑功能相同，但触发方式不一样，因此，它们的逻辑功能 和特性方程成立的时间不同。边沿触发器的逻辑功和特性方程成立的时间不同。边沿触发器的逻辑功 能和特性方程只在时钟的上升沿能和特性方程只在时钟的上升沿(或下降沿或下降沿)成立。成立。

19、 (3) 异步端不受时钟异步端不受时钟 CP 控制，将直接实现置控制，将直接实现置 0 或置或置 1。 触发器工作时，应保证异步端接非有效电平。触发器工作时，应保证异步端接非有效电平。 注意注意 52 7.4 触发器逻辑功能的转换触发器逻辑功能的转换 前面介绍了几种逻辑功能不同的触发器，但现在市场上前面介绍了几种逻辑功能不同的触发器，但现在市场上 出售的集成触发器大多是出售的集成触发器大多是D触发器和触发器和JK触发器。这是因为触发器。这是因为D 下触发器对于单端信号输入时使用最为方便，而下触发器对于单端信号输入时使用最为方便，而JK触发器触发器 的逻辑功能最为完善。实际工作中，我们经常需要利

20、用手中的逻辑功能最为完善。实际工作中，我们经常需要利用手中 现有的触发器完成其他触发器的逻辑。现有的触发器完成其他触发器的逻辑。 触发器转换常用的方法有公式法和图表法两种。触发器转换常用的方法有公式法和图表法两种。 1. 公式法转换公式法转换 分别写出转换前后触发器的特性方程，分别写出转换前后触发器的特性方程， 比较触发器的特性方程，求出转换电路的逻辑表达式，比较触发器的特性方程，求出转换电路的逻辑表达式， 画出逻辑电路图。画出逻辑电路图。 53 JK D JK T 因此，令因此，令 J = K = D 已知：已知：Qn+1 = JQn + KQn 而而 Qn+1 = D = DQn + DQ

21、n Q D Q CP C1 1K1J 1 而而 Qn+1 = TQ + TQ 因此，令因此，令 J = K = T Q T Q CP C1 1K1J JK T 1 54 D JK 已有已有 Qn+1 = D 欲得欲得 Qn+1 = JQn + KQn 因此，令因此，令 nn QKQJD D T n QT 因此，令因此，令 D = 1 JK CP 1DC1 QQ & 1 n QT 而而 Qn+1 = TQ + TQ = T CP QQ 1D C1 =1 D T ? 55 2. 图表法转换图表法转换 根据期待触发器的特性表和已有触发器的驱动表列出根据期待触发器的特性表和已有触发器的驱动表列出 转换

22、电路的真值表转换电路的真值表 根据真值表求出转换电路的逻辑表达式根据真值表求出转换电路的逻辑表达式 画出逻辑电路图画出逻辑电路图 下面要求用下面要求用T触发器实现触发器实现JK触发器。触发器。 56 T-JK触发器功能转换表触发器功能转换表 ( ,)T J K QJKQJKQJKQJKQ JQKQJQ KQ 由表可得由表可得 T转换为转换为JK的逻辑图的逻辑图 JKQnQn+1T 0000 0011 0100 0110 1001 1011 1101 1110 0 0 0 1 1 0 1 1 J Q Q CP K & 1 1T T 1C & & 57 本章作业本章作业 题题7-1 题题7-4 题

23、题7-5 题题7-6 题题7-7 题题7-10 题题7-11 58 一、填空题一、填空题 (2分分) 3. JK触发器的现态触发器的现态Qn=1时，在触发器输入时，在触发器输入J和和K的的4 种组合中，能使输出种组合中，能使输出Qn+1=1的输入是的输入是 J= , K= 和和 J= , K= 。 8. 在在 CP=1 期间激励信号发生多次变化时，主从期间激励信号发生多次变化时，主从 JK 触发触发 器会出现器会出现 现象，而引入边沿现象，而引入边沿 JK 触发器触发器 可以解决此问题，试写出上升沿触发的可以解决此问题，试写出上升沿触发的 JK 触发器的特触发器的特 征方程征方程 。 一次翻转

24、一次翻转 Qn+1 n+1 = JQn n + KQn n CP 6. 钟控钟控RS触发器的状态方程为触发器的状态方程为 ，约束，约束 条件为条件为 。 SR = 0 Qn+1 n+1 = S + RQn n 0 0 1 0 59 二、单项选择题二、单项选择题 (2分分) 3. 如图所示各电路中，可实现如图所示各电路中，可实现Qn+1=Qn的电路是的电路是( )。 1J C1 1K CP Q Q 1 A. 1J C1 1K CP Q Q C. 1D C1CP Q Q B. 1D C1CP Q Q D. 5. JK触发器在正常工作时的稳定状态有触发器在正常工作时的稳定状态有( )。 A. 1个个

25、 B. 2个个 C. 3个个 D. 4个个 D B 60 2. 如图所示各电路中，可实现如图所示各电路中，可实现Qn+1=Qn的电路是的电路是( )。 1J C1 1K CP Q T A. 1D C1CP Q C. 1D C1CP Q D. 1J C1 1K CP Q B. 5. 边沿边沿JK触发器的状态方程是触发器的状态方程是( )。 A. B. C. D. Qn+1 = JQn + KQnCP Qn+1 = JQn + KQnCP Qn+1 = JQn + KQnCP Qn+1 = JQn + KQnCP C C 61 7. 若用一片边沿若用一片边沿JK触发器构成一个二分频电路，触发器构成一个二分频电路，J、K 取值分别为取值分别为 。 A. J=1、K=0 B. J=0、K=1 C. J=1、K=1 D. J=0、K=0 C 62 三、简答题三、简答题 (2分分) 1. 画出用边沿画出用边沿JK触发器构成触发器构成T触发器的电路。触发器的电路。 2. 右图中的这个触发器是右图中的这个触发器是 用什么时钟沿触发？用什么时钟沿触发？ 3. 写出写出T