电子系IC课程设计题目

1、电子系ic课程设计题目课程设计报告的统一要求：（1） 课程设计报告的模板为华中科技大学本科毕业设计论文模板。必须包括：中文摘要、关键词、abstract、key words、目录、正文、致谢、参考文献。可以将部分代码或者网表放在论文的附录中。（2） 正文一般要求：题目的理解和介绍，理论推导和计算，仿真和研制结果，结论。另外加上一章心得体会，给出课程设计中的酸甜苦辣和心得体会，以及个人在该项目组中承担的工作、工作量百分比。（3） 对于数字ic的题目，正文应包括：题目要求及理解、系统设计（得到系统框图和各模块的设计规格）、模块设计（要求、过程、仿真、仿真结果分析）、整体电路仿真和综合、源代码和注释

2、、结论及讨论、心得体会。（4） 对于模拟ic的题目，正文应包括：题目要求及理解、系统设计、模块设计（电路结构、电路参数的手工推导、电路指标的手工验证）、电路仿真（含模块仿真和系统仿真，包括仿真电路图、带注释的仿真网表、仿真波形及分析）、结论及讨论、心得体会。结论部分要求以表格的形式对设计指标、手工计算指标、以及仿真指标进行一一的对照和比较分析。（5） 强烈要求有组内分工，并从课程设计报告中得到体现。个人完成的工作详写，组内其他人完成的工作略写。完全相同或稍有区别的论文分数不会很高。题目1： ldo型恒流源的设计指导老师：邹志革 （whicc, 87541768）助教：毛小鸥 159721257

3、58 （mxodzx ）题目要求：1 输入电压为6.5v至30v2 负载为高亮度led，典型负载电流为100ma，负载led采用“hbled_20ma.lib”，最高负载电流达到100ma。3 芯片采用工艺为“bcd spice model.lib”4 带隙基准电压电路：为系统提供稳定、高精度的1.24v的基准电压5 差分检测放大器av：属于电压比例放大器，将检测电阻rsense检测到的电压比例放大后，与参考电压vref同时输入到误差放大器ea的输入端。6 误差放大器ea：该电路将差分检测放大器av的输出与基准电压进行误差放大，输出到调整管的栅极，控制调整管的工作状态，使输出电流保持恒定。7

4、调整管：调整管的栅极接受误差放大器电路的输出，从而调整输出电流。8 还可以包括其它电路，比如过流、过压、过温保护、使能、亮度调节等电路。题目2：iso14443 type a帧处理电路的设计指导老师：刘冬生 （87611245转8410/8508，dsliu）助教：程剑693169318)课程设计目的：通过本课程设计，促进学生理解数字电路的设计和工作过程，提高学生数字设计的技能，增加学生数字设计的实践经验，并掌握model sim 或quartus ii，或 xilinx ise等eda工具的使用和调试，并最终给出iso14443 typea帧处理电路的实现。内容：使

5、用model sim等eda工具进行该数字系统的设计。具体要求如下：（1） 每组3人，使用verilog语言实现基于iso14443 typea协议的rfid标签的真处理模块，并产生异步脉冲序列作为解调模块的测试信号（即读卡器产生的激励信号），需满足三种不同的帧，即短帧（short frame）、标准帧（standard frame）和防冲突帧（bit oriented anticollision frame）。（2） 解调电路具体要求：能够判断帧头（de_sof）、帧结束(de_frame_en)，得到的数据以8bit 形式存储在mem阵列中，并且能自动判断出协议中不同模式的帧，并各处指示信

6、号(mode)。（3） 如果是接收到的标准帧（standard frame）或防冲突帧（bit oriented anticollision frame），应该自动的校验其中的校验位的正确性(parity_valid)，在接收的数据中应该将校验为剔除。如果是接收到的标准帧（standard frame），还需要检验其crc是否正确(crc_not_right)。题目3：ieee802.16e编码器的设计指导老师：郑朝霞（87611245转，zxzheng）助教：殷雄 电话邮箱： 490445851 qq：490445851使用verilog硬件描述语言完成ieee80

7、2.16e编码器的实现，并使用modelsim完成功能仿真，以及采用综合工具完成电路的综合。为了简化设计，本题只要求完成码长为576，码率为1/2的编码器的硬件实现。(电子系)参考文章：（1）附录：802.16e编码器的硬件实现算法（2）硕士学位论文（学校图书馆电子资源有下载）：“基于ieee802_16e协议的ldpc编码器的研究与实现”题目4：dds正弦信号发生器电路设计指导老师：雷鑑铭（leijianming助教：蓝县辉 电话邮箱：lan.shine qq:158557206直接数字频率合成器(dds)通常使用查表的方法实现相位和幅值的

8、转换,其基本构成单元为相位累加器，rom查找表，da转换器，低通滤波器。本题要求实现由相位累加器及rom查找表构成的数字部分，并完成电路仿真。任务：设计一个幅值为8bit精度输出的dds电路，输入时钟频率为50mhz，可输出频率为1khz,10khz,100khz正弦及余弦信号， 每个周期50个点。设计要求：1）根据要求给出该dds电路的基本结构框图；2）用verilog语言进行编程；3）用verilog语言完成测试代码；4）用modelsim及quartusii等eda工具完成系统功能仿真与综合；5）完成设计报告。题目5：带隙电路的设计指导老师：邹雪城 87611245 estxczou助教

9、：王巨智wangjuzhi）1 基于0.35um 3.3v工艺进行设计。2 电路受使能信号en控制，当en为高电平（3.3v）时，电路关闭，当en为低电平（零），电路工作。3 温度在-2585之间变化时，输出电压ref的温度抑制比小于16ppm/，且在27时温度系数为0。4 输入电压vcc在2.8v4v之间变化时，输出电压ref的电压抑制比小于350ppm/v。5 电路的启动时间（即在vcc端加一个从0到3.3v的阶越电压，得到稳定的输出电压ref所需的时间）小于4us。6 整个电路的功耗电流小于15ua。图1 带隙电路的基本结构1 razavi b. design

10、of analog cmos integrated circuits.陈贵灿,程军,张瑞智等译.北京:西安交通大学出版社,2003. 3093272 dickson j. on-chip high-voltage generation in nmos integrated circuits using an improved voltage multiplier technique. ieee journal of solid-state circuits, 1976, 11(6): 3743783 hilbiber d. a new semiconductor voltage standar

11、d. isscc dig. of tech. papers, 1964, 4:32-33 题目6：带gain-boosting电路的单级高增益全差分运算放大器的设计指导老师：陈晓飞（87611245转8509，xfchen）助教：朱程举 tel: email: 787011868给定图中所示的主电路结构，假设：vdd= 3v, vss= 0v, 采用0.35um工艺。（一） 分析与计算：（1）对电路进行直流分析 （2）对电路进行小信号分析。（二） 电路设计（1） 设计偏置电路（2） 设计共模反馈电路（3） 设计gain-boosting电路（4） 设计电路参数，使满足

12、差分电路直流增益大于100db，gbw = 900mhz，相位裕度为70; 共模电路增益大于40db，gbw = 400mhz，相位裕度为55。（三） 仿真分析并调试电路参数题目7：基于电阻网络的四位dac电路设计指导教师：余国义 ymancheng）助教：张乐nwpuzhangle 基于电阻网络的dac电路如下所示，从基准电压流出的电流i为，电流每流过一个节点，就均分为两支相等的电流。各模拟开关、流过的电流分别为i/2、i/4、i/8、i/16，而且与开关的状态无关，由此可实现4位d/a转换。数字信号频率为10mhz，低电平范围为00.4

13、v，高电平范围为3.34.2v，通过并行寄存器将4位并行数字信号同时控制电阻网络中、开关状态，实现d/a转换。题目要求：1、电路电源电压5v，d/a转换量程为1.4v。；2、理解积分非线性误差inl和微分非线性误差dnl的概念（积分非线性误差是实际的有限精度特性和理想的有限精度特性在垂直方向上的最大差值，微分非线性误差是指两个相邻模拟输出量跳变值与一个理想跳变值之间的差值）；3、要求进行电路原理分析、电路设计、电路仿真和误差分析；4、可附加设计滤波器，带隙基准电压源，输出缓冲器等。题目8：用于adc 电路的高速高精度比较器设计指导教师：张科峰（876112，kfzhang）助教：任志雄（联系电

14、话e-mail：peoplezhixiong）在模数转换和很多模拟功能模块中, 比较器常常被用到, 而比较器的速度和精度直接影响着模块的功能实现。随着mos技术的不断发展, 比较器的速度得到很大的提高, 但是由于mos器件之间的失配误差,使得在一定工艺条件下同时实现高速和高精度比较困难。因此本课程设计要求设计一个应用于adc的高速高精度比较器。比较器一般采用前置放大器、锁存器和输出驱动级联的结构,如下图所示：fig.1 比较器的结构图设计要求：1） 实现最小分辨率为1mv,延迟时间小于300ps，功耗尽量低（几百uw级）， 工作于40mhz 频率的高速比较器；2） 用

15、hspice完成相关电路的仿真，要求满足功能和性能；3） 采用0.18um cmos工艺，工作电压1.8v；题目9：用于高级加密标准（aes）的s-box的实现指导老师：刘政林 （87611245-8422，hustlzl）助教：詹鑫282647053)题目要求：1. 了解aes算法的数学基础。2. 查阅s-box的相关资料，了解gf,dse,pprm,lut,sop等几种实现方式的算法。3. 用verilog完成三种实现方法的rtl级设计，并用modelsim软件进行功能仿真。4. 要求能够同时实现正、逆s-box的功能。5. 用相关软件进行电路综合，从速度、功耗、面积等方面评价s-box性能。题目10：带密勒补偿的跨导运算放大器的设计指导教师：