EDA课程设计报告电子密码锁设计

1、jiang xi province jiujiang universityeda课程设计报告电子密码锁设计院 （系） 电子工程学院 专 业： 应用电子技术 学生姓名： 帅逸 学 号： 01 号 指导教师： 2010年1月2日-2010年1月13日目录第1章 概述2第2章 设计要求2第3章 总体框图3第4章 功能模块54.1 输入模块54.2 控制模块84.3 显示模块16第5章 总体设计电路图18第6章 设计心得体会21参考文献23第1章 概述电子密码锁在生活中十分常见，在这我将设计一个具有较低成本的电子密码锁，本文讲述了我整个设计过程及收获。讲述了电子密码锁的的工作原理以及各个模块的功能，并

2、讲述了所有部分的设计思路，对各部分电路方案的选择、元器件的筛选、以及对它们的调试、对波形图的分析，到最后的总体图的分析。第2章 设计要求 本设计名称为电子密码锁，用四个模块，分别为输入模块、控制模块、扫描器模块、显示模块，来控制密码的输入、验证与显示。设计所要实现的功能为：1 数码输入：手动用3个拨码开关与3个按键设计三位密码的输入，并在显示器显示出该数值。2 数码验证：开锁时输入密码后,拨动 rt键使其为高电平，而change为低电平检测，密码正确时开锁，输出lockopen灯灭，lockclose灯亮，表示开锁成功。3 错误显示：当密码输入错误时，lockopen灯亮，lockclose灯

3、灭，表示开锁失败。4 更改密码：当改变密码时，按下change键使其为高电平，而rt为低电平时，可改变密码。5 密码清除：按下rest可清除前面的输入值，清除为“888”。第3章 总体框图1）设计方案：电子密码锁，主要由三部分组成：密码输入电路、密码锁控制电路和密码锁显示电路。作为电子密码锁的输入电路，可选用的方案有拨码与按键来控制输入和触摸式键盘输入等多种。拨码与按键和触摸式4*4键盘相比简单方便而且成本低，构成的电路简单，本设计中采用拨码与按键来作为该设计的输入设备。数字电子密码锁的显示信息电路可采用led数码显示管和液晶屏显示两种。液晶显示具有高速显示、可靠性高、易于扩展和升级的特点，但

4、是普通的液晶存在亮度低、对复杂环境适应能力差的特点，但是在本设计中任然使用led数码管。根据以上选定的输入设备与与显示器件，并考虑到现实各项密码锁功能的具体要求，与系统的设计要求，系统设计采用自顶向下的设计方案。整个密码锁系统的总体总体框图如图1.1所示。输入模块寄存器与清零信号发生电路数值比较器拨码与按键单脉冲控制输入译码led灯扫描电路三选一选择器开/关锁电路控制模块显示模块bcd七段译码显示电路图3.1电子密码锁系统总体框图第4章 功能模块4.1 输入模块1）功能介绍输入时有三个拨码键控制输入，每个拨码各控制一位密码，对于其中一个拨码键每拨一次码按一次按键，表示输入一位，当输入四位时输出

5、一位数，用“888”作为初始密码。2）输入模块与仿真图形单脉冲控制如图5.1如下图图5.1上图为单脉冲控制输入，当m给一上升沿信号将在pul输出一位与之对应的高或低电平。四位串行输入并行输出寄存器如下图5.2图5.2上图为4为串行输入并行输出寄存器，它由4个d触发组成，当reset为高电平时，每给一脉冲输入数据将向右移一位二值代码，它能同时复位3)程序的输入在文本区内输入程序，程序如下： 单脉冲信号控制puls.vhdlibrary ieee;use ieee.std_logic_1164.all;entity puls is port (pul,m:in std_logic; q:out s

6、td_logic); end puls;architecture behave of puls is signal temp:std_logic; begin process(m) begin if mevent and m=1 then if pul=1 then temp=1; else temp=0; end if; end if; end process;q0);elseif clkevent and clk=1 thenq(3):=q(2);q(2):=q(1);q(1):=q(0);q(0):=din;end if;end if;qoutq=0000;q1q=0001;q1q=00

7、10;q1q=0011;q1q=0100;q1q=0101;q1q=0110;q1q=0111;q1q=1000;q1q=1001;q1q=0000;q1=0000;end case;end if; end process;end architecture art;总功能控制模块eleclock.vhdlibrary ieee;use ieee.std_logic_1164.all;entity eleclock isport(nb:in std_logic_vector(3 downto 0);ns:in std_logic_vector(3 downto 0);ng:in std_logi

8、c_vector(3 downto 0);clk:in std_logic;change,rt: in std_logic;db:out std_logic_vector(3 downto 0);ds:out std_logic_vector(3 downto 0);dg:out std_logic_vector(3 downto 0);lockopen,lockclose:out std_logic);end entity eleclock;architecture art of eleclock iscomponent key isport(clk:in std_logic;data:in

9、 std_logic_vector(3 downto 0);q:out std_logic_vector(3 downto 0);q1:out std_logic_vector(3 downto 0);end component key;signal enable,c0,c1,s,enable1:std_logic;signal tb,ts,tg,d_b,d_s,d_g:std_logic_vector(3 downto 0);beginenable=change and(not rt);enable1clk,data=nb,q=db,q1=d_b);u1:key port map(clk=c

10、lk,data=ns,q=ds,q1=d_s);u2:key port map(clk=clk,data=ng,q=dg,q1=d_g);process(clk,d_b,d_s,d_g) isbeginif clkevent and clk=1 thenif enable=1 thentb=d_b;ts=d_s;tg=d_g;end if;if enable1=1 thenif ( tb=d_b and ts=d_s and tg=d_g) thenlockopen=1;lockclose=0; elselockopen=0;lockclose=1;end if;end if;end if;e

11、nd process;end architecture art;4选1选择器与扫描器sel.vhdlibrary ieee;use ieee.std_logic_arith.all;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sel isport(qin1,qin2,qin3:in std_logic_vector(3 downto 0);clk,rst:in std_logic;qout:out std_logic_vector(3 downto 0);sel:out std_logic_vector(

12、7 downto 0);end sel;architecture art of sel isbeginprocess(clk,rst)variable cnt:integer range 0 to 2;beginif (rst=0) thencnt:=0;sel =00000000;qoutqout=qin1;sel qout=qin2;selqout=qin3;selqout=0000;sel=11111111;end case;end if;end process;end architecture art;4.3 显示模块1)功能介绍将密码用bcd七段数码管显示2)显示模块与仿真波形图5.

13、6，如下图图5.6上图将bcd码转化到七段译码电路上 表5-2 bcd-七段数码管的真值表输入 输出d c b a y1 y2 y3 y4 y5 y6 y7 字形0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 0 1 1 1 0 0 1 30 1 0 0 0 1 1 0 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1

14、1 0 0 1 1 9表5-2在文本区内输入程序，程序如下：seg7.vhdlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity seg7 isport(num:in std_logic_vector(3 downto 0);led:out std_logic_vector(6 downto 0);end seg7;architecture act of seg7 isbeginled=1111110when num=0000else 0110000when num =0001else 1

15、101101when num =0010else 1111001when num =0011else0110011when num =0100else1011011when num =0101else1011111when num =0110else1110000when num =0111else1111111when num =1000else1111011when num =1001else1110111when num =1010else0011111when num =1011else1001110when num =1100else0111101when num =1101else

16、1001111when num =1110else1000111when num =1111;end act;第5章 总体设计电路图1）功能介绍将各个模块连接在一起实现。2）顶层文件如下：3）波形仿真如下：图61当change为高电平，rt为低电平时，输入“952”验证，当再次输入“952”时锁打开，设计正确。第6章 设计心得体会通过这次设计，使我对eda产生了浓厚的兴趣。特别是当每一个子模块编写调试成功时，心里特别的开心。在编写蜂鸣器模块时，我遇到了很大的困难，一直被定时问题所困扰，解决了这个问题时，我特别的高兴。写控制文件的程序时，也遇到了不少问题，特别是各元件之间的连接，以及信号的定义，

17、总是有错误，在细心的检查下，终于找出了错误和警告，排除困难后，程序编译就通过了。再对控制模块仿真时，虽然语法正确,但连最基本的输入输出都进不去，我们弄了很多遍都不行，后来在老师的指导下我们才解决了这个问题。另一个问题就是三个时钟信号的配合，其中显示模块和控制模块的信号频率要高。其次，在进行引脚连接时一定要细心，有些引脚不能使用，我因为没注意使得开始时一直不能得到正确的结果。这次eda课程设计历时两个星期，在整整两个星期的日子里，可以说是苦多于甜，但是可以学的到很多很多的东西，同时不仅可以巩固以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到的问题，反映出来我的许多不足之处，我以