系统ISA接口实现原理

1、钧天科技有限公司文档名称版本密级所属项目名称：系统ISA接口实现原理拟制兰海华日期审核日期批准日期钧天科技有限公司版权所有侵权必究文档版本修订记录作者文档版本修订描述修订日期目录上框 ISA 接口的具体实现：（AUX 侧） 4上框 ISA 接口的具体实现：（单板侧 ） 5下框 ISA 接口的具体实现：（TSI 侧） 6下框 ISA 接口的具体实现：（单板侧 ） 68930系统的ISA总线按照上下框分了两路，上框由 AUX出，下框由主备 TSI分别出 主备ISA总线。上下框的ISA总线原理一样，所不同的是下框ISA总线有主备，各线路板的ISA接口需要进行选择。上框ISA接口的具体实现：（AUX侧

2、）AUX上面的数据，地址总线由 850小系统扣板而来，到上框各单板的片选信号由AUX扣板的高位地址A24:21经FPGA译码而得，读写信号直接由 850小系统扣板而来24位地址用CPU输出的读写信号 MR/W控制245的数据方向，用/CS_OUTA信号控制245的通断。MR/W:MR/W由扣板的CPU经过244直接输出MR/W为高时，AUX读上框各单板的数据，245数据由背板到 AUXMR/W为低时，AUX写上框各单板的数据，245数据由AUX至悄板/CS_OUTA:/CS_OUTA由AUX输出的到各单板的片选信号在逻辑里或门输出/CS_OUTA为高时，245关断，/CS_OUTA为低时，24

3、5打开 请看原理图。Auxjsa.dsn地址线不经过任何控制，仅由244隔离，直接输出到背板。上框ISA接口的具体实现：（单板侧）在8930系统中，通过244，245把背板ISA总线和单板ISA总线进行隔离，通过 CPLD管 脚输出2个信号/OE_ADDR_A, /OE_DATA_A 控制244，245的通断。这 2个OE信号在单 板进行上拉.;背板II单板ISA总线能进行工作条件：（由245的/OE管脚控制）1. 扣板不在位2. 该槽位的片选信号有效在CPLD检测到扣板不在位或片选信号有效时，打开245的OE门。各单板还用DIR_DA TA_A信号控制ISA数据总线的流向DIR_DATA_A

4、由背板 WR信号决定：（可以不经过 CPLD，直接把由母板过来的 W/R信号连 接到245的DIR管脚。）当WR信号为高时，AUX读各单板的数据，DIR_DA TA_A为高当WR信号为低时，AUX写各单板的数据，DIR_DA TA_A为低请看原理图:G930_DC C_SYSCLK_F P_SCH_V1.DSN下框ISA接口的具体实现：（TSI侧）下框TSI侧的ISA接口的与上框 AUX侧的ISA接口原理一致，所不同的是地址信号的多 少，CPU的选用。TSI选用MPC8260做为主控的CPU,用MA28:24作为槽位译码，输出各 槽位的片选信号。TSI输出给下框各单板 24位地址。请看原理图：

5、 、一小下框ISA接口的具体实现：（单板侧）下框各线路板接收主备 ISA总线，并对其中的一路进行选择。ISA总线选择由CPLD对各种 状态进行检测后，输出各 244，245的三态控制所需的控制信号线。A23:0B244背板A23:0AD15:0A245D15:0B245244CPLD244244CS_BWR BCS_AwR A三态总线输出 DIR空制线0E控制线OE控制线按照主备送过来的ISA总线可分为两组，不妨定义为/OE_DATA_A,/OE_ADDR_A ,/OE_DA TA_B,/OE_ADDR_B ，其中/OE_DATA_A表示：第一组ISA总线的数据的三态控制/OE_ADDR_A表

6、示：第一组ISA总线的地址，读写片选的三态控制/OE_DATA_B表示：第二组ISA总线的数据的三态控制/OE_ADDR_B表示：第二组ISA总线的地址，读写，片选的三态控制再加上扣板的ISA总线，这三组ISA总线在某一个时间内只能有一组能对单板进行控制，扣板的优先级应该最高，所以有如下的状态发生1. /OE_DATA_A, /OE_ADDR_A 和/OE_DATA_B, /OE_ADDR_B 与及 KONLINE 应该是互斥， KONLINE优先级比较高，只要 KONLINE在位，其他控制信号全都无效。2. /OE_ADDR_A, /OE_ADDR_B 两者之间的有效的选择应该且只应该由 G

7、OOD_A,ONLINE_A,TSIACT_A,CCPACT_A,GOOD_B,ONLINE_B,TSIACT_A,CCPACT_B这8个状态的真值表决定。3. /OE_DATA_A, /OE_DATA_B 这 两 个 管 脚 得 值 不 仅 由 GOOD_A,ONLINE_A,TSIACT_A,CCPACT_A,GOOD_B,ONLINE_B,TSIACT_A,CCPACT_B 这八个值决定，还由/CS来决定。真值表主 备TSI单板的状 态ATSI板 在 位A TSI 板goodA TSI板TSIactiveA TSI 板CCPactiveB TSI 板 在 位BTSI 板goodB TSI

8、 板TSIactiveB TSI 板CCPactive单板的动作得到的3位 编码host_sel2:0A不板 在位，B 板ok1xxx00xx选择B板 的信号110A板不good， B 板okx1xx00xx选择B板 的信号110A 板 ok，B板不 在位00xx1xxx选择A板 的信号101A 板 ok，B板不good00xxx1xx选择A板 的信号101A板不 在位，B 板 不good1xxxx1xx保持上次 的选择111A板不1xxx1xxx保持上次111在位，B 板不在 位的选择A板不 good， B 板 不goodx1xxx1xx保持上次 的选择111A板不 good， B 板不在

9、位x1xx1xxx保持上次 的选择111A板和 B板都 在位和good00000000保持上次 的选择0 ？ ？00000001I类信号保 持上次的 选择，II类 信号选择A路0 ？ 000000010I类信号选 择A路，II 类信号保 持上次的 选择00？00000011I类信号选 择A路，II 类信号选 择A路000000100000 ？ 0000100010 ？ ？000100100010001001100？0010000001？00100001010001000100 ？ ？001000110 ？ 0001100000110011000101？001100100 ？ 100110011

10、0 ？ ？说明：1,1类信号表示：时钟，帧头，数据2, II类信号表示：DCC时钟，DCC数据，485时钟，ISA总线3, ? ”表示：保持上次的状态4, 在位，active信号都是低电平有效，good是500k的脉冲信号由 CPLD 对主备 TSI 单板的在位， good ，业务 active 和主控 active 进行译码后，输出三个信 号 host_sel2:0host_sel2:0 的编码原则是：host_sel2 = = 1b1表示TSI单板主不在位或不 good ,备不在位或不 good,主备都不在 位或不 good；host_sel1:0 的含义如下 ：host_sel1:0 =

11、 = 2b01,表示所有单板的时钟，数据，fast switch , map switch , DCC 时钟，DCC 数据， 485 时钟， ISA 总线都选择 A 路host_sel1:0 = = 2b10,表示所有单板的时钟，帧头，数据，fast switch , map switch , DCC时钟，DCC数据，485时钟，ISA总线都选择B路host_sel1:0 = = 2b11,2b00，表示维持当前的选择host_sel2 = = 1bO表示主备 TSI单板都在位和 good, host_sel1:0的含义如下： host_sel1=1b0,表示时钟，帧头，数据选择A路；host_sel1=1b1,表示时钟，帧头，数据选择 B 路；host_sel0=1b0, 表示 DCC 时钟，