数电30秒篮球定时计数器资料

1、目录课程设计题目一：篮球竞赛计时器 2一、设计原理2.二、设计过程及步骤 2.1、电路设计图2.2、计数原理3.3、设计过程3.I、计数器3.II、秒脉冲信号控制电路 5III、秒脉冲信号发生电路 5IV、报警电路6.V、译码显示电路6.VI、设计方案原理图 7.三、电路修改与调试 8.四、运行效果图9.课程设计题目二：智力竞赛抢答器 11一、电路的原理方框图1.1二、工作原理11三、单元电路设计.1.11、抢答器电路.1.12、锁存电路1.23、清零电路1.34、指示灯电路1.35、时钟信号电路1.46、总电路图1.4四、电路的调试与修改14课程设计心得体会总结1.511课程设计题目一:篮球

2、竞赛计时器一、设计原理30秒计时器的总体参考方案如下的方框图所示。 它包括秒脉冲发 生器、计数器、译码显示电路、报警电路和辅助时序控制电路等五个 模块组成。其中计数器和控制电路的是整个系统的主要模块。计数器完成30秒的计数功能，而控制电路完成计数器的直接清零、启动和暂 停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能。 分析设计任务，计数器和控制电路是系统的主要部分。计数器完成30s 计时功能，而控制电路具有直接控制计数器的启动计数、 暂停/连续 计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求， 在设计控制电路时，应正确处理各个信号之间的时序关系。 在操作直 接清零开关

3、时，要求计数器清零，数码显示器灭灯。当启动开关闭合时，控制电路应封锁时钟信号 CP同时计数器完 成置数功能，译码显示电路显示“ 30”字样；当启动开关断开时，计 数器开始计数。最后灭灯电路是通过74192的清零端和按键A的输入 信号来实现的。当计数器CLR端输入高电平时清零，而此时在CLR端 接一个非门，再将非门的输出接至第二个74192的BO端，就能保证灭灯输入信号BO =0,使数码管灭灯。从而就完成了灭灯电路的 实现，进而实现整个课程设计的要求。外部操作开关秒脉冲发生 器1控制电路计数器定时到信号译码显示-报警电路二、设计过程及步骤1、电路设计图2、计数原理该电路主要由两片74192组成,

4、74192是双时钟方式的十进制可 逆计数器。计数原理是：只有当低位B01端发出借位脉冲时，高位计数 器才做减计数。当高低位计数器全部处于零，且低位没有脉冲输入时， 置数端LD=0,计数器完成并行置数，在低位有时钟输入的情况下，计数 器再进行下一次减计数。按键C实现连续/暂停功能,按键B实现置数 /计数功能，按键A实现清零功能。当显示减为00时,高位BO端发 出借位脉冲，使低位芯片无脉冲输入，电路停止计数，同时LED发出报 警信号。3、设计过程I、计数器30秒篮球计时器，只需要进行单一的递减计算，所以在设计中 我选择的是同步加/减计数器74192。它是双时钟同步可逆计数器， 是8421BCD码计

5、数。在数字芯片74192中,UP为加计数时钟输入端，DOWr为减计数时 钟输入端丄OAD为预置输入控制端，异步预置，CLR为复位输入端, 高电平有效，异步清除，C0为进位输出：1001状态后负脉冲输 出,B0为借位输出：0000状态后负脉冲输出,A、B C D为四个输入 端,QA、QB QC QD分别为74192芯片的四个输出端。74192的逻辑功能表如下：UPDOWNLOADCLR操作XX00置数f110加计数110减计数XXX1清零设计中通过两片74LS192的级联来实现一个30进制的计数器。 当低位片从0跳到9时，高位片进位加一，直到实现三十秒的计数功 能。再者，因为要求中提到要求电路要

6、实现倒数计时，所以74192的加计数器信号输入当应该加上无用性号（高电平）。计数电路的核心 是置数部分。本设计中的 30秒只需将两计数器的输入端分别置为 0011和0000即可，采用同步置数的方式来实现 30置数。因为74192 是十进制的计数器，所以当倒计时为 0时，计数器会跳到99,因此 我们采用99置数来解决这个问题，最后让显示器停在30秒处。计数 电路部分连线如下：5V+Vl2i5V+戊1EVCCQEA站CLRDOWN町LPCfYGCLQAITcmC曰叩r15234】4U3-G367R9 1741921BQB QA DOWNUPQC GDGNDVCC aCLR ECrLOAD-Cn16

7、15234145U-ID67e74192II、秒脉冲信号控制电路秒脉冲信号CP控制电路的逻辑图如下，控制CP的放行与禁止。 当定时时间未到时，74192的借位输出信号BO=1则CPf言号受”暂停/ 连续”开关的控制。当定时时间到时,BO=0,CP信号被封闭，计时器保 持零状态不变。uIII、秒脉冲信号发生电路如下图所示，由555定时器构成的多谐振荡器，接通电源后，电容 C1被充电,Vc上升,当Vc上升到2/3VCC时,触发器被复位，此时Vo为 低电平，电容C通过R2和T放电，使Vcc下降，当下降到1/3VCC时， 触发器又被复位,Vo翻转为高电平。当C放电结束时,Vcc将通过R2 和R3向电容

8、器充电,Vc由1/3Vcc上升到2/3Vcc。当Vc上升到2/3Vcc 时,触发器又发生翻转，如此周而复始，在输出端就得到一个周期性的 方波,其频率为：f=1.43/(R3+2R2)C，或者是直接有方波发生器组 成：TRIOUT7HR5V10 pF 10 nF1 Hz/50%IV、报警电路设计中要求电路在计数为0时实现光电报警功能。设计方案中利 用发光二极管实现这一功能，电路图如下：讷 D B A OP 匚 DE BQQDUQQGCAROODCB c L B c AMC LfaL514L3109LED1red LEDR3 1QO G A/Az5V74192当高位计数器的数值减到0时，向前借位，

9、借口 BO又从高电平变 为低电平，由上边的电路图可知，这时候LED1发光二极管亮，达到光电 报警的功能。V、译码显示电路采用7447译码器外加带有七管脚的数码管组成或者是直接采用带有四管脚的数码管外接在数字芯片的四个输出管脚即可，如下所示：vtl-DFDj ;LTRK3A i?瑚DIKillIEVDCAUWUSCI土宀亠斗士亠LT KW REC1 A屯ffQJ也 MfcMtKVtih前(XTLWC1土t士土VI、设计方案原理图 方案一：5VnS? DF DLED1red LEDBVCCQBAQACLRHOVNE0rUl-LUQCLOADQDCGNUDagd741923VKQBA-处cu?-KW

10、H眄IPorQCJ =QD:血74192BDR3 0.ADOVN UP6 QC1 QD GNB741皿CAROODCD c LBCA V cLovrc.HCLRBO-JofJrt p EQB曲皿F戌QD盹I讥匸-uTHrtiOUTThRUul-I方案二:X三、电路修改与调试1、在方案一中，译码显示部分，可以采用7447译码器外加带有七管脚的数码管，后面考虑到数字芯片74192输出的就是8421BCD 码，所以在方案二中直接采用带有四管脚的数码管即可，简化设计的电路图,避免电路图的繁琐，造成连线较多。2、在设计方案一中，控制电路部分采用了两个开关实现电路的置 数/计数和暂停/连续功能，没有达到设

11、计的任务要求，故我们在设计 方案二中采用了三个开关来控制，除了以上说明的两个功能外，加入 的第三个开关实现的是清零/恢复置数功能，功能较方案一更加完善， 效果更加明显。3、在秒脉冲信号控制电路部分，初步的方案采用的时利用组合逻 辑电路,两个与非门和两个与门的共同作用实现脉冲信号的输入，后面在打开开关进行电路运行的时候发现，在方案一中的秒脉冲信号控 制电路部分和开关控制部分的共同作用下，数码管跟我们预期的显示 效果并不一样，所以在方案中我们直接采用了与非门跟一个非门的组 合实现电路的控制，发现效果较之方案一中的更加显著。4、在数码管显示减计数时，我们发现,数字改变的频率的很快，原 本应该实现30

12、秒的计数,还不要用短短的2秒钟,就显示完毕了，之后 我在555定时器构成的多谐振荡器中改变了外部电路的电容值跟电 阻值，前面出现的情况就没有发生了。四、运行效果图DOVNLED I radjLEDnwonGND74192VCC 占CLJtBT c(r LOAIF cvccCLR74192DOWNGNDn 1ID- MA 1 HM冲ii课程设计题目二:智力竞赛抢答器、电路的原理方框图锁存电路抢答电路显示电路1、抢答器同时4名选手分别用4个按钮1-4表示。2、设置一个系统清除和抢答控制开关 Space,该开关由主持人控制。3、抢答器具有锁存功能。即选手按动按钮，锁存相应的编号，相应 指示灯发光提示

13、。选手抢答实行优先锁存，优先抢答选手的编号一直 保持到主持人将系统清零为止。4、参赛选手在设定的时间内进行抢答，抢答有效，抢答模块停止工 作，指示灯显示选手的位置并保持到主持人将系统清除为止。二、工作原理接通电源后，主持人将开关拨 至，清零状态，抢答器处于禁止 状态，指示灯灭；抢答开始时主持人将开关置：“开始”状态，宣布“开 始”，抢答器开始工作。选手抢答时，抢答器完成：优先判断、锁存、 指示灯提示。指示灯显示抢答成功的选手位置。当一轮抢答之后，禁 止二次抢答，即别的选手再按下抢答按钮无效，指示灯不会发生任何 变化，只有第一个抢答信号有效。如果再次抢答必须由主持人再次操 作“清除”和“开始”状

14、态开关，主持人按下清零按钮则亮起的指示 灯灭，再按下开始，可重新一轮抢答。三、单元电路设计1、抢答器电路使用四个D触发器,四位选手没人一个D触发器分别连接一个开 关即抢答按钮，四个按钮分别于D触发器的D端和高电平相连，按下 即可对D触发器发出一个抢答脉冲，在时钟脉冲有效时可在Q端输出 一个高电平，点亮指示灯。四位选手可同时按开关也可先后按下抢答 按钮，但是触发器只有第一个按下抢答按钮的脉冲才有效。按键按下 后，相应指示灯会亮，D触发器输出端Q接到指示灯正极。XI D Q -原理图如下所示:0 Q2、锁存电路四个D触发器的Q端接四与门7420的输入输出端与CP输出相 与。在四位选手无输入时，四个

15、D触发器的Q端输出1（高电平），经7420 与后得到1,再与CP经与门相与后CP输出信号正常；但是只要有一个 选手按下按键后，相应D触发器输出端Q端输出1（高电平），并且相应 指示灯亮；Q 输出0（低电平）经74LS20与后输出0（低电平），再与CP信 号输出端相与后信号消失，起到封锁始终脉冲的作用。D触发器全部没有时钟信号，再按任何抢答按钮虽然D端有输入但是由于时钟信号被封锁，四个D触发器失去作用。所以指示灯信号得到锁存，保 持常亮，并且别的指示灯不会再亮IB N匚 1C IE1Y14II豆口直1GND74203、清零电路由于在实际应用中不需要全部灯亮，所以不需要置一功能。需要的 只是清零功

16、能，置一和清零端口低电平有效，所以置一端全部统一接 1（高电平）;清零端口并联后与高电平之间串接电阻相连并且连接开 关后开关与地相连，正常状态下清零端与高电平相连不起作用，但主持人按下控制键后四个触发器清零端接地全部清零；而且清零端按下 时四个选手按键不起作用。电阻在主持人按键按下时起上拉电阻的作 用防止正极和地直接短接电流过大烧坏电路。4、指示灯电路四个指示灯分别连接到四个 D触发器的Q输出端，作为抢答成 功的标志。在没有按下时,Q输出0（低电平）,指示灯灭，按下后输 出1（咼电平），相应指示灯亮.在抢答完成后有一个指示灯亮，主 持人按下清零按钮后，全部清零，所有指示灯灭。设计要求使用 蜂鸣

17、器但是软件元件库没有蜂鸣器，所以用指示灯代替。5、时钟信号电路实际电路中可使用555芯片电路提供时钟信号，但是在软件元件 库中有现成CP,所以直接使用，如果做实际电路需设计时钟电路.6、总电路图Spa ce|1：121-四、电路的调试与修改1、首先直接连接一个D触发器调试各项功能，熟悉D触发器各项 功能指标。2、连接指示灯，调试抢答电路是否功能正常，再连接全部触发器， 完成整个抢答电路。3、将锁存电路完成，并测试各个要求功能是否达到，即是否能够 锁存抢答信号。课程设计心得体会总结在收到老师安排的实训任务时，当时看了一眼，要实现30秒的减 法计数,只要用两74192芯片级联就可以轻松的实现了 ，

18、在自己简单 的想法之下，完成了一系列的布线排版，打开电路控制开关实现仿真 时,原本轻松的心情瞬间就变得很沉重，原来设计的道路并非那么简 单。作为电子信息工程专业的学生，设计是我们将来必须的技能，这次 课程设计恰恰给我提供了一个运用自己所学知识机会，后面中午利用吃午饭的时间，跑到图书馆查阅了一系列的资料，后面对电路的仿真 再到最后得出结果，都对我我所学的知识进行了检验,也对我即将在 后面的期末考试做了复习准备。可以这样说，本次的课程设计有苦也有甜，首先,设计思路是最重 要的,没有一个好的设计思路，什么都是假想，只要你有一个好的设计 思路，你就在设计的道路上成功了一半，因此我们都应该在设计之前 做好充分的准备，像查找详细的资料一样，要想得到一手的好的资料， 你就得耐心仔细，不能有丝毫的急躁，只有这样，才能达到我们的目的 为我们设计的成功打下坚实的基础，这样才能在设计的道路上走的更 远。制作过程是一个考验人耐心的过程，对于出现的各种问题，只有做 到耐心，冷静的思考，