嵌入式系统原理试题B2013秋

1、电子科技大学成都学院二零一三至二零一四学年第一学期1. 和 PC 机系统相比，下列哪点不是嵌入式系统所特有的（A. 系统内核小 B. 专用性强2. 关于 ARM 内核描述错误的是（ AA. CISC 微处理器 B. 功耗低3. 下面是有关I. DRAM）。6.C. 可执行多任务C ）。D. 系统精简C. 性价比高D. 代码密度高II . DRAM III. DRAMIV. DRAMSRAM 和 DRAM 的叙述 存储单元的结构比 SRAM 比 SRAM 成本高 比 SRAM 速度快 要刷新， SRAM 不要刷新简单A. I 和 II B. II 和 IIIC. III和 IVD. I 和 IV

2、用于通用的中断处理的模式是（A ）。A. IRQ 模式 B. FIQ 模式C.用户模式D. 系统模式条件码 PL 的含义是（ C ）。A. 带符号数大于或等于B.无符号数大于或等于C. 正数或零D.未溢出4.5.该如何操作（C )其中正确的是（ D ）。若想将中断请求寄存器相应位清零，写 1 到中断服务请求寄存器相应位 写 0 到中断服务请求寄存器相应位 写 1 到中断服务清除寄存器相应位 写 0 到中断服务清除寄存器相应位A.B.C.D.7.以下哪条指令是只带返回的跳转指令（ D A. BX B. B C. BLX D. BL）。嵌入式系统原理 B 卷 课程考试题（ 120 分钟） 闭卷 考

3、试时间：二三四五六七八九十总分评卷教师选择题（ 2分/题，共 40 分）8. 在 ARM 体系结构中， 寄存器作为连接寄存器，当进入子程序时或者处理器响应异常的时候，用来保存 PC 的返回值； 寄存器作为处理器的程序计数器指针。 （ C ）A. R0 ， R14 B. R13，R15C. R14，R15D. R14，R09. 以下叙述正确的是（ C）。A. 宿主机与目标机之间只需建立逻辑连接即可B. 在嵌入式系统中，调试器与被调试程序一般位于同一台机器上C. 在嵌入式系统开发中，通常采用的是交叉编译器D. 宿主机与目标机之间的通信只有串口和并口两种方式10. RS232C 串行通信总线的电气特

4、性要求总线信号采用（B ）。A. 正逻辑 B. 负逻辑 C. 高电平 D. 低电平11. 以下关于嵌入式系统 bootloader 理解错误的是（ B ）。A. bootloader 功能之一是建立操作系统运行的初始环境B. bootloader 是通用的C. 有些 bootloader 支持多 CPUD. 是系统加电后运行的第一段软件代码12. ARM 7 系列微处理器采用了三级流水线结构：当一条指令被译码时，上一条指令正被（ D ）。 A. 取指 B. 译码 C. 执行 D. 访存13. FIQ 中断的入口地址是 A. 0x0000001CC ）。B. 0x00000008C. 0x000

5、00018D. 0x00000014C. 0x78 ）。B.SDRAM 是掉电不易失的存储器A. 0x00B. 0x4515. 以下描述正确的是（ A.SRAM 需要动态刷新 D.EEPROM 是只读的16. 判断运算结果是负数的 A.N 位B.Z 位17. USB 总线属于（ B ）。D. 0x12CPSR 标志位是（C.C 位）。D.V 位C.FLASH 在写入之前必须擦除A. 片总线B. 外总线C. 内总线18. 以 S3C44B0X 的定时器 5 为例， 要求产生标器和分频器均采用缺省设置，定时初值为（A. 30000 B. 60000C. 1500019. 以下关于嵌入式系统理解正确

6、的是（ DD. 并行总线1ms 的定时间隔。主时钟频率 MCLK 为 60MHz ；预定 A ）。D. 120000）。14. 存储一个 32 位数 0x127845 到 3000H3003H 四个字节单元中，若以小端模式存储，则 3000H 存 储单元的内容为（ D ）。A. 嵌入式系统的运行平台都是通用计算机B. 嵌入式系统的软件和硬件相对独立C. 嵌入式系统具有通用处理器、标准总线和外设D. 嵌入式系统一般不能再编程20. 在嵌入式处理器与外部设备接口中，使用2 根线实现多对多双向收发的是（ A ）。A. I 2CB. UARTC. SPID. USB简答题（ 5 分/题，共 30 分）

7、1. 简述嵌入式系统的概念及其特点。2. 简述嵌入式系统设计过程的基本流程。3. ARM 微处理器异常的响应和返回过程4. 存储器有哪些性能指标？试比较常用的处理器特点。5RS232双机互联示意图如图 1 所示，写出其利用硬件握手进行发送和接收数据的过程。TXDRXDGND算DTR机DSRBDTE图16.叙述存储器译码扩展地址的步骤。三 详述题（共 30 分）1（10 分）如图 1 为单周期存储器读时序图。 CLK 为时钟信号，上升沿有效； RD 为读信号，高电平有 效。如果主设备要求的建立时间 tsu 40ns ，保持时间 th 6ns ，则此系统最高的时钟频率为多少？ 能否满足保持时间的要

8、求？参考功能描述最小值最大值单位t0rd 延迟时间510nst1rd 持续时间60nst2rd 到有效数据输出30nst3data 持续时间510nsclkaddrdatat2t1t0 t3thtsu图12.（ 20 分）下图为一个跑马灯实验的硬件电路，请设计相应的软件程序，要求实现按照PD0 至 PD7的顺序依次点亮每一盏灯（即PD0 亮- PD0、PD1 亮- PD0、PD1、PD2 亮- -PD0PD6 亮-PD0PD7 亮），至八盏灯全亮后， 再重新开始只点亮 PD0 直至八盏灯全亮 依次照此循环。 （程序中 涉及到的相关寄存器如下表所示）要求： 1.必须使用嵌入式 C 语言编写；2必

9、须有流程图；3必须定义出所用寄存器及其地址；4程序中必须加入注释。3.3vB0xS3C47654321DDDDDDDPPPPPPPPORT D CONTROL REGISTERS (PCOND, PDATD, PUPD)Port D control registers are shown in Table 8-5.RegisterAddressR/WDescriptionReset ValuePCOND0x01 D2001CR/WCon figures the pins of port D0x0000PDATD0x01D20020R/WThe data register for port DU

10、ndef.PUPD0x01D20024R/WPull-up disable register for port D0x0Table 8-5. Port of Group D Control Registers (PCOND, PDATD, PUPD)PCONDBitDescriptionPD715:1400 = Input10 = VFRAME01 = Output11 = ReservedPD613:1200 = Input10 = VM01 = Output11 = ReservedPD511:1000 = Input10 = VLINE01 = Output11 = ReservedPD

11、49:800 = Input10 = VCLK01 = Output11 = ReservedPD37：600 = Input10 = VD301 = Output11 = ReservedPD25：400 = Input10 = VD201 = Output11 = ReservedPD13:200 = Input10 = VD101 = Output11 = ReservedPD01：000 = Input10 = VD001 = Output11 = ReservedPDATDBitDescriptionPD7:07:0Vfrien the port is con figured as an in put port, the corresp onding bit is the pin state When the port is con figured as an output port, the pin state is the same as the corresp on ding bit.When the port is configured as a f