PCI-E硬件测试方法

1、实用标准文档PCI-Express 硬件测试方法文案大全目录1 PCI-E 物理层概述 62 PCI-E 电气子块 (Ver 1.0) 72.1 电气子块规则 72.1.1 规则：时钟 72.1.2 规则： AC耦合 82.1.3 规则：互连 82.1.4 规则：终端匹配 82.1.5 规则： DC共模电压 82.1.6 规则： ESD 82.1.7 规则：短路 92.1.8 规则：接收检测 92.1.9 规则：电气空闲态 1. 12.2 电气信号规则 1.12.2.1 规则：信号定义 1.12.2.2 规则：损耗 1.12.2.3 规则：抖动 Jitter 和误码率 BER 1. 22.2.

2、4 规则：去加重 De-emphasis 1. 22.2.5 规则： Beacon 唤醒信号 1. 22.3发送端眼图模板 1.4第2 页, 共35页2.4接收端眼图模板 1.42.5 一致性测试负载 1.53 PHY 电气测试项目 1.63.1 通用测试项目 1.63.2 发送端测试项目 1.63.3 接收端测试项目 2.03.4 母板测试项目 2.13.5 插卡测试项目 2.24 TEK 测试方案简介 2.24.1 两个SMA 通道连接 2.24.2 一个带 SMA 输入差分探头 P7350SMA 测试 2 34.3 两个单端有源探头 P7260 测试 2. 34.4 一个差分探头 P73

3、xx 测试 2. 45 PHY 电气测试用例 2.55.1符合性 _PCI-E时钟精度测试 2. 55.2符合性 _SSC扩频时钟测试 2. 55.3 符合性 _PCI-E 一致性测试 2. 75.4 符合性 _PCI-E 眼图测试 3. 05.5 符合性 _PCI-E 抖动测试 3. 35.6 符合性 _PCI-E 通道间偏斜测试 3. 45.7 符合性 _PCI-E插卡功耗测试 3. 56 参考文档 错. 误 ! 未定义书签。第3 页, 共35页图目录图1 Express 物理层通道结构 6图2 物理层的逻辑和电气子部分 6图3 物理层逻辑子部分“链接训练状态逻辑状态机” 7图 4 接收端

4、检测原理 1.0图 5 接收端检测结果 1.0图 6 去加重采样波形 1.2第4 页, 共35页图7 30kHz Beacon 采样波形（周期 33us ） 1. 3图8 500MHz Beacon 采样波形（周期 2ns ） 1. 3图 9 近端（发送端）眼图模板 1.4图 10 远端（接收端）眼图模板 1.5图 11 一致性测试负载 1.5图12 两个 SMA 通道连接 2.3图13 一个带 SMA 输入差分探头 P7350SMA 测试 2. 3图 14 两个单端有源探头 P7260 测试 2. 4图 15 一个差分探头 P73xx 测试 2.4第5 页, 共35页1 PCI-E 物理层概

5、述物理层的基本连接构成是两对低压差分信号： 一对用于接收， 另一对用于发送。 数据以 8bit/10bit 编码单向传送速率可达 2.5Gbps ，时钟信号内嵌入数据流。物理层将物理层数据 包从一个 PCI Express 器件的数据链路层传到另一 PCI Express 器件的数据链路层。图 2 物理层的逻辑和电气子部分图 1 Express 物理层通道结构物理层由两个子部分组成，分为逻辑子块和电气子块，如下图所示：逻辑子块和电气子块通过一个控制和状态寄存器， 或者类似功能的单元进行接口， 实现 每个发送端状态的协调。逻辑子块直接控制和管理物理层的功能。逻辑子块包含发送和接收 2 个部分，主

6、要功能包括：重启、链路初始化、配置（速率、第6 页, 共35页链路带宽、通道映射、 Lane之间的 de-skew 等)、数据编码 / 解码(8B/10B) 、数据扰码等。图 3 物理层逻辑子部分“链接训练状态逻辑状态机”电气子块包括一个发送端和一个接收端，主要功能包括包转换、电源管理、热插拔等。PCI Express 规范电气子块部分对通道的串行收发差分对的时钟精度、终端匹配、直流共模电压、 ESD、短路、 接收端检测、 电气空闲状态定义和识别、 发送和接收信号的指标、 抖动、损耗、信号眼图指标等都进行了详细和明确的定义，以下章节详细描述。2 PCI-E 电气子块 (Ver 1.0)2.1

7、电气子块规则2.1.1 规则：时钟判据 1：扩频信号频率为 2.5GHz 额定频率的 +0% -0.5% 内(考虑 SSC带来的偏差)；第7 页, 共35页判据 2：调制信号频率为 30kHz 33kHz ；判据3：时钟精度为 +/-300ppm 、链路两端设备间时钟精度不超过 600ppm (包括 SSC和非 SSC两种模式)；备注：一般使用 SSC调制时链路两端设备时钟频率相同。2.1.2 规则： AC 耦合判据1：75nF 发送端AC耦合电容 200nF ；2.1.3 规则：互连判据 1：包括测试仪器探头等效电容在内，互连线对地总电容最大3nF；2.1.4 规则：终端匹配判据1：传输差分

8、信号时发送端差分输出阻抗Z TX-DIFF-DC ：最小 80 、最大120 、典型值100 ；发送端输出阻抗 ZTX-DC 最小40 ；判据2：差分信号空闲时发送端输出阻抗 ZTX-DC 最小40 ；判据3：接收端差分输入阻抗 Z RX-DIFF-DC ：最小 80 、最大 120 、典型值 100 ；输入阻抗 ZRX-DC ：最小 40 、最大 60 、典型值 50 ；判据 4 ：设备掉电、重启或检测时：接收端输入阻抗 ZRX-HIGH-IMP-DC 最小 200k ；2.1.5 规则： DC 共模电压判据 1：接收端共模电压为 0V+/-10mV判据 2： 发送端共模电压小于 3.6V

9、；2.1.6 规则： ESD判据 1： 所有信号和电源能忍受 2000V ESD (human body model )；第8 页, 共35页判据 2 ：或者所有信号和电源能忍受 500V ESD ( charged device model without damage )；判据3：满足JEDEC JESE22-A114-A Class2 标准；2.1.7 规则：短路判据 1： 所有发送端和接收端支持热插拔，且不损坏设备；判据 2 ：发送端和接收端 D+ 和 D- 能长时间对地短路；判据 3： 发送端短路电流 ITX-SHORT 最大值 90mA ；2.1.8 规则：接收检测备注：接收检测电

10、路检测输入阻抗 ZRX-DC 步骤如下： 、 检测开始前保证发送端稳定电压到 VDD或者GND ，或者VDD与GND 间的一个固定 电平； 、 发送端转变 D+和D-共模电压：将共模电压从 VDD转变为 GND ；或将共模电压从 GND 转变为 VDD ；或将共模电压从 VDD 与GND 间的固定电平转变为相对反电压； 、 判断有无接收端基于电压转换的速率： 如果检测出快速的转变沿， 则表示接收端未 连接；如果检测出慢速的转变沿，则表示存在发送端阻抗、互连线容抗、一系列电容和接收 端终端匹配，即接收端已连接；第9 页, 共35页图 4 接收端检测原理图 5 接收端检测结果第10页, 共 35页

11、2.1.9 规则：电气空闲态发送端 D+ 和D- 电压保持相同恒定值时为电气空闲状态，主要用于省电模式和非使能 态。判据 1：跳出电气空闲态门限电压 V RX-IDLE-DET-DIFFp-p 最小 65mV ，最大 175mV ；2.2 电气信号规则2.2.1 规则：信号定义定义 差分电压 ：VDIFF = V D+ VD-定义 共模电压 ： VCM = V D+ + V D- /2定义差分电压峰峰值 （差分摆幅对称时）： VDIFFp-p = 2*max|V D+ VD-|定义差分电压峰峰值 （差分摆幅不对称时 ）： VDIFFp-p = max|V D+ VD-| VD+ VD- + m

12、ax|V D+ VD-| VD+ V D- or max|V D+ VD-| VD+ V D-定义 共模峰值电压 ：VCMp = max|V D+ + V D- |/22.2.2 规则：损耗判据 1：使用眼图来测量差分电压衰减幅度，眼图要求如后所述；备注：根据衰减量来定量互连线损耗能够指明发送端和接收端之间的衰减容限，譬如1.25GHz 速率数据的最坏情况下损耗裕量可以用发送最小输出电压VTX-DIFFp-p = 800 mV 和接收最小输入电压 VRX-DIFFp-p = 175 mV 来计算，最大损耗为： 20log（175/800） -13.2dB ；第11页, 共 35页VTX-DIF

13、Fp-p = 505625MHz 速率数据的最坏情况下损耗裕量可以用发送最小去加重输出电压 mV 和接收最小输入电压 VRX-DIFFp-p = 175 mV 来计算，最大损耗为： 20log(175/505) -9.2dB ；2.2.3 规则：抖动 Jitter 和误码率 BER抖动可分类为随机抖动 Rj和确定性抖动 Dj ，总抖动 Tj是所有无关抖动源的概率密度卷积，而随机抖动 Rj呈高斯分布，常被用来确定链路比特误码率BER。满足 BER为10 -12时的最大Tj；2.2.4 规则：去加重 De-emphasis判据1：跳变位差分电压峰峰值 VTX-DIFFp-p 最小 0.8V ，最大

14、1.2V ；判据 2： 非跳变位差分电压可小于跳变位 3.5dB (+/-0.5 dB) ；图 6 去加重采样波形2.2.5 规则： Beacon 唤醒信号判据 1： 周期直流平衡数据信号 Beacon 要求： 2ns= 脉宽 =16us;第12页, 共 35页判据2：平衡对称信号最大恢复时间 32us ；判据 3： 当脉宽超过 500ns 时电压幅度去加重 -6dB ；判据 4： 当脉宽小于 500ns 时电压幅度去加重 -3.5dB ；图 7 30kHz Beacon 采样波形（周期 33us ）图8 500MHz Beacon 采样波形（周期 2ns ）第13页, 共 35页2.3 发送

15、端眼图模板判据 1：大小两个不同的发送端眼图定义跳变位和非跳变位（即去加重位）的区别； 判据2：采集超过 3500 个连续UIs中选择 250个有效稳定的 UIs来计算和创建眼图； 备注：测试时保证负载串联 75nF200nF 交流耦合电容和 50 单端 /100 差分端接电 阻，可参考 2.5 节无源测试负载；图 9 近端（发送端）眼图模板2.4 接收端眼图模板判据1：采集超过 3500 个连续UIs中选择 250个有效稳定的 UIs来计算和创建眼图；备注：测试时保证负载串联 75nF200nF 交流耦合电容和 50 单端 /100 差分端接电第14页, 共 35页阻，可参考 2.5 节无源

16、测试负载；图 10 远端（接收端）眼图模板2.5 一致性测试负载备注：眼图和电气测试时保证负载串联 75nF200nF 交流耦合电容和 50 单端/100 差分端接电阻，如厂商未指定测试点，可选择D+ 和 D- 输出管脚（小于 0.2 英寸）；图 11 一致性测试负载第15页, 共 35页3 PHY 电气测试项目规范推荐测试项目，其中黑色字体PHY Electrical Test Considerations Revision 1.0 代表重点测试项目。3.1 通用测试项目编号测试项目描述用例编号PHY.3.1#1发送端和接收端的时钟精度+/-300ppm测试 1.1PHY.3.1#使用 SS

17、C，扩频信号频率为2.5GHz 额定频率的 +0% -0.5% （考测试 1.22虑SSC带来的偏差）PHY.3.1#使用 SSC，调制信号频率范围为 30kHz 33kHz测试 1.23PHY.3.1#互连通信端口间扩频信号频率精度不超过 600ppm （包括 SSC和测试 1.34非SSC两种模式）3.2 发送端测试项目编号测试项目描述用例编号PHY.3.1#12TX DC 共模电压 (Vtx-dc-cm) 范围为 03.6V(+/-100mV)测试 1.6PHY.3.1#14在接收端检测时电压变化不能超过 600mV（Vtx-rcv-detect）测试 1.8第16页, 共 35页PHY

18、.3.1#17高阻抗临界值 Zrx-high-imp-dc Min ( 3nF 容抗，输入阻抗200k )，检测出接收端未连接测试 1.9PHY.3.1#1低阻抗临界值 Zrx-com-dc Min (交流耦合电容 75nF ，输入阻测试 1.108抗40 )，检测出接收端已连接PHY.3.1#19从电气空闲态转到发送差分信号后发送端满足眼图模板测试 1.16PHY.3.1#2进入电气空闲态前发送端须发送电气空闲命令，即三个测试1.73K28.3(IDL) 后跟随一个 K28.5(COM)发送端发送完最后一个电气空闲态命令，通过 20UI 时间后进入PHY.3.1#24电气空闲有效状态， 即通

19、过 8ns (Ttx-idle-set-to-idle) 时间来满测试1.7足电气空闲电压要求进入或者退出电气空闲态时发送端满足DC共模电压规范：数据PHY.3.1#2线间保持 25mV DC CM (Vtx-cm-dc-line-delta)；L0 态和电测试 1.66气 空 闲 态 转 变 间 保 持 100mV DCCM(Vtx-cm-dc-active-idle-delta)PHY.3.1#2进入电气空闲态后发送端保持最小 50UI (Ttx-idle-min) 时间，测试1.77该 20ns 时间可供接收端响应退出命令PHY.3.1#30进入共模模式检测前发送端在 VDDGND 间保

20、持稳定值测试 1.17PHY.3.1#31接收端检测时， D+ 和D- 共模电压可从 VDD 转变为 GND测试 1.17第17页, 共 35页PHY.3.1#32接收端检测时， D+ 和D- 共模电压可从 GND 转变为 VDD测试 1.17PHY.3.1#33接收端检测时， D+ 和D-共模电压可从 VDD 和GND 之间转变为 相对反电压测试 1.17PHY.3.2#1连续发送相同电平数据时须去加重，降低跳变位差分电压 3.5 dB (+/- 0.5 dB)测试 1.5PHY.3.2#2差分信号满足 0.8 1.2 V DIFFp-p(Vtx-diffp-p) 差分电压峰峰值要求( Be

21、acon 信号除外)测试 1.5PHY.3.2#3通用 PCI Express 设备支持远程唤醒机制，需要支持 Beacon 信号，其他情况 Beacon 可选测试 1.18PHY.3.2#4在多通道连接( n)时通道 0 须发送和接收 Beacon 信号测试 1.18PHY.3.2#5Beacon 信号是周期任意的 DC 平衡数据信号， 2ns= 脉宽30Khz) 共模电压为 20mV(Vtx-cm-acp)测试 1.13PHY.3.3#6连接测试负载后在发送端封装管脚处测量到电气空闲差分峰值输出电压 (Vtx-idle-diffp) 20mV测试 1.15PHY.3.3#7在接收端检测到信

22、号幅度大于 Vrx-idle-det-diffpp (65mV) 时退出电气空闲状态测试 1.19PHY.3.3#8通道间输出偏斜 1300ps(500ps+2UI) ，对于单链接来说此为任意两条发送端通道间的静态偏斜测试 1.11第19页, 共 35页PHY.3.3#9连接测试负载后在发送端封装管脚处测量到最小 TX眼宽(Ttx-eye) 为 280ps测试 1.53.3 接收端测试项目编号测试项目描述用例编号PHY.3.1#10当接收数据时 (LTSSM所有状态) ，接收端差分阻抗为 80 120(Zrx-diff-dc)测试 1.20PHY.3.1#11接收端 DC 共模电压为 0V+/

23、-10mV测试 1.14PHY.3.4#1接收端满足最小接收眼图和电压一致性规范；测试时采用一致 性测试负载代替 RX设备管脚； 设计时须给封装和器件对 RX信号 质量带来的影响留有裕量测试 1.21PHY.3.4#2当 AC 峰值共模电压小于 150mV(Vrx-cm-acp) 时，接收端须可靠接收数据测试 1.21PHY.3.4#3接收端能检测出意外电气空闲状态发生：在接收端管脚处测量 到持续时 间超过10ms 的 差分 峰峰值电压跌落值小于 65mV(Vrx-idle-det-dffp-p min)测试 1.22PHY.3.4#6接收端可靠接收数据的抖动 (Ttx-eye-mediant

24、o-max-jitter)最大120ps测试 1.21PHY.3.4#9通道间偏斜 (Lrx-skew) 不超过 20ns 时接收端能可靠接收和汇集数据；包括 SKP指令设置 RX的偏斜量和互连线本身带来的偏斜 量测试 1.23第20页, 共 35页3.4 母板测试项目编号测试项目描述用例编号EM.4#4如果平台唤醒功能使能则可向 PCI Express 插卡连接器提供+3.3Vaux 电压和每个连接器 375mA 电流测试 1.24EM.4#5如果平台唤醒功能非使能(不支持 WAKE# 信号)则可向 PCIExpress 插卡连接器提供 +3.3Vaux 电压和每个连接器 20mA 电 流测

25、试 1.25EM.4#7PCI Express 连接器的电源分配满足 PCI Express 插卡机电规范( PCI Express Card Electromechanical Specification表 4-1 )；母板设计与 75W 电源 ECN一致，满足额外的电源需求测试 1.26EM.4#14母 板 按 照 要 求 最 小 化 抖 动 值 ( PCI Express CardElectromechanical Specification 4.6.3节表 4-4 要求)测试 1.5EM.4#16母板按照要求最小化通道间偏斜，最大1.25ns ( PCI ExpressCard Ele

26、ctromechanical Specification 4.6.5节表 4-5 要求)测试 1.9EM.4#20在连接器后真实负载处测试， 母板满足发送端眼图模板要求 ( PCIExpress Card Electromechanical Specification 4.7.3节表 4-8要求)测试 1.5EM.4#22母 板 接 收 端 满 足 接 收 端 灵 敏 度 要 求 ( PCI Express CardElectromechanical Specification 4.7.4节表 4-9 要求)测试 1.21第21页, 共 35页3.5 插卡测试项目编号测试项目描述用例编号EM.

27、2#2每个设备能进入“初始激活链接训练态”（退出电气空闲态），测试 1.277持续 80ms ，以 PERST#有效来结束EM.4#1母 板 按 照 要 求 最 小 化 抖 动 值 （ PCI Express Card测试 1.53Electromechanical Specification 4.6.3节表 4-4 要求）EM.4#1母板按照要求最小化通道间偏斜，最大 0.35ns （ PCI Express测试 1.55Card Electromechanical Specification 4.6.5节表 4-5 要求）EM.4#1金手指处，插卡满足插卡发送端眼图模板要求（ PCI Ex

28、press测试 1.59Card Electromechanical Specification 4.7.1节表 4-6 要求）EM.4#2插卡接 收端满 足接收 端灵敏度要 求（PCI Express Card测试 1.211Electromechanical Specification 4.7.2 节表 4-7 要求）EM.4#2插 卡 功 耗 满 足 最 大 功 耗 要 求 （ PCI Express Card测试 1.313Electromechanical Specification 4.2 节表 4-2 要求）EM.6#4一个 8插卡可兼容作为 4卡插卡使用测试 1.284 TEK

29、 测试方案简介4.1 两个 SMA 通道连接通过设置示波器数学运算功能 CH1 CH3得到差分信号，通过（ CH1 CH3 ）/2得到共模信号； 50 单端匹配电阻在示波器内部端接；第22页, 共 35页图12 两个 SMA 通道连接4.2 一个带 SMA 输入差分探头 P7350SMA 测试高速差分 SMA 输入探头 P7350SMA 在探头中集成双 50 端子网络和差分放大器来测量差分信号对；图 13 一个带 SMA 输入差分探头 P7350SMA 测试4.3 两个单端有源探头 P7260 测试通过设置示波器数学运算功能 CH1 CH3得到差分信号，通过（ CH1 CH3 ）/2得到 共模

30、信号；可测试线路实际码流，探头尽量缩短地线长度，并靠近端接电阻处。第23页, 共 35页图 14 两个单端有源探头 P7260 测试4.4 一个差分探头 P73xx 测试可测试线路实际码流，探头靠近端接电阻处。图 15 一个差分探头 P73xx 测试第24页, 共 35页5 PHY 电气测试用例5.1 符合性_PCI-E 时钟精度测试用例名称符合性 _PCI-E 时钟精度测试测试目的测试正常通信时时钟精度差，适用于链路两端使用自身的源时钟信号（包括扩频时钟SSC 应用）测试设计无测试组网图无测试步骤1、 使用频率计测量发送端时钟源频率；2、 使用频率计测量接收端时钟源频率；3、比较两个时钟频率

31、精度差（包含使用 SSC和非 SSC两种模式）；4、 也可使用实时示波器来同步捕获两者时钟，使用示波器分析软件来计算和比较每个时钟的频率；预期结果SSC 和非 SSC 两种模式下时钟频率精度保持在 600ppm 之内；测试说明无5.2 符合性 _SSC扩频时钟测试用例名称符合性 _SSC 扩频时钟符合性测试测试目的检测扩频时钟的低频调制信号是否满足接收端解调的上下限测试设计无测试组网图测试环境建立有两种方式：方式 1 （推荐）：采用 50同轴电缆将信号直接引入示波器第25页, 共 35页同轴电缆的带宽可达到 10G 以上，对信号中的高频部分的衰减很小，测试结果最 为真实；方式2 ：示波器的高速

32、探头用高带宽探头差分或 2 个单端探头点击在最靠近接收芯片的测试点上即可测试信 号。目前 TEK DPO 、 Agilent DSO 、LeCroy Wave Pro 等都有各自的抖动测试软件， 但对扩频时钟的测量对示波器硬件要求很高，尤其是内存，在测试时可根据需要选择 合适的测试工具。测试步骤1 、 测试环境建立后，引入测试信号（实时采样）；2、 打开示波器的抖动测试软件 （TEK JIT3 、Agilent EZJIT 或者相应测试应用软件） ；3、 设置足够的存储深度，一般调制时钟的频率都相对较低，要分辨调制波形至少需 要测试其两个周期以上的波形。 （推荐存储深度 16M 以上，对测试仪

33、器要求很高）4、 选择抖动测量项为 TIE，并使能该项绘图功能， 用来显示是否还有其他抖动成分存 在；5、选择抖动的时间趋势图测试，实行 TIE 的时间趋势测量，并使能该项绘图功能。 根据测试需要可能需要选择适当的滤波功能，使某些频段的抖动趋势更加明显。 该项测试可考察调制信号波形是否合格；6、选择抖动的频谱图测试，实行 TIE 的频谱测量，并使能该项绘图功能。该项测试 可考察调制信号频率是否合格；7、 一般选择单次触发减少由于示波器触发抖动引起的测量误差；8 、 开始测量；第26页, 共 35页预期结果1、数据速率为 2.5Gb/s+300ppm/-5300ppm (该数据速率包含 SSC带

34、来的偏差) 上限频率为： 2.50075 Gb/s = Nominal UI + 300 ppm；下限频率为： 2.48675Gb/s = Nominal UI 5000 ppm (SSC Budget) 300 ppm ；即 400.12397.88ps UI 402.12ps2 、 SSC 调制信号频率为 30-33 kHz. ；3 、 下面给出一个实际测试得到的扩频时钟的调制波形供参考测试说明5.3 符合性_PCI-E 一致性测试用例名称符合性 _PCI-E 一致性测试测试目的PCI-E 一致性测试项目包括：发送端（数据单位间隔UI 、差分输出电压峰峰值、去加重差分输出电压比例、发射眼图

35、宽度、抖动分布中值与最大值之时间差、输出上升 /下降时间、 AC 共模输出电压峰值、发送端差分回波损耗、DC 差分发射端阻抗），接收端（数据单位间隔 UI 、差分输入电压峰峰值、接收眼图宽度、抖动分布中值与最大值之时间差、 AC 共模输入电压峰值、接收端差分回波损耗、DC 差分接收端阻抗），检测信号实时波形各项参数是否满足要求。测试设计无第27页, 共 35页测试组网图测试环境建立有两种方式：方式 1 （推荐）：采用 50同轴电缆将信号直接引入示波器 同轴电缆的带宽可达到 10G 以上，对信号中的高频部分的衰减很小，测试结果最 为真实；方式2 ：示波器的高速探头用高带宽探头差分或 2 个单端探

36、头点击在最靠近接收芯片的测试点上即可测试信号。测试发送端：测试接收端：测试步骤1、测试环境建立后，测试高速差分信号单端和差分的实时波形，在信号的接收端靠近芯片侧选取测试点；2、选择所要采集的数据量（ SDA6000 有这项选择项，建议采集 2M 样本）；3、通过后台软件控制发送端芯片发送测试码流或者使设备进入一致性测试模式第28页, 共 35页（ PCI-Express 规范为了方便测试， 只要输出端在一定的闲置的时间后得不到接收 端的应答，芯片便会进入一致性测试状态，该状态下芯片将会重复输出连续的K28.5 、D21.5 、 K28.5 、D10.5 的序列为一致性测试码形）；4、 进入示波

37、器专用测试软件，选择测试发送端（数据单位间隔 UI、差分输出电压峰 峰值、去加重差分输出电压比例、发射眼图宽度、抖动分布中值与最大值之时间 差、输出上升 / 下降时间、 AC共模输出电压峰值、发送端差分回波损耗、DC差分发射端阻抗）或接收端（数据单位间隔 UI 、差分输入电压峰峰值、接收眼图宽度、 抖动分布中值与最大值之时间差、 AC共模输入电压峰值、接收端差分回波损耗、 DC差分接收端阻抗）；5、 读取测试所得数据；预期结果1、数据速率为 2.5 Gb/s +/- 300ppm内（该数据速率不包含 SSC带来的偏差）：上限频率为： 2.50075 Gb/s = Nominal UI + 30

38、0 ppm；下限频率为： 2.49925 Gb/s= Nominal UI300 ppm ，即数据单位间隔： 399.88ps UI 400.12ps；2、差分输出电压峰峰值（差分摆幅对称时）：VDIFFp-p = 2*max|V D+VD-|为0.8V1.2V ；3、差分接收电压峰峰值（差分摆幅对称时）：VDIFFp-p = 2* max|V D+ VD- |为0.175V1.2V ；4、 去加重差分输出电压比例： -3.0dB-4.0dB ；5 、 发送眼图宽度：最小 0.7UI ；6、接收眼图宽度：最小 0.4UI ；7、 发送抖动分布中值与最大值之时间差：最大0.15UI ；第29页,

39、 共 35页8、 接收抖动分布中值与最大值之时间差：最大 0.3UI ；9、发送输出上升 / 下降时间最小 0.125UI ，即最小 49.985ps ；10、RMS AC 共模输出电压峰值最大 20mV ；11、RMS AC 共模输入电压峰值最大 150mV ；12、发送端差分回波损耗：最小12dB ；13、接收端差分回波损耗：最小15dB ；14、DC 差分发送阻抗：最小 80、典型 100 、最大 120 ；15、DC 差分接收阻抗：最小 80、典型 100 、最大 120 ；测试说明建议采用实时示波器进行测试；测试Rise time 和 Fall time 时，按 20% 80 进行测

40、试。5.4 符合性 _PCI-E 眼图测试用例名称符合性 _PCI-E 眼图测试测试目的信号质量眼图测试，该测试验证发送端传送有效 PCI Express 信号的能力。使用带有单端有源探头的高速示波器捕获波形，示波器软件将捕获数据转换为眼图模式测试设计无测试组网图测试环境建立有两种方式：方式 1 （推荐）：采用 50 同轴电缆将信号直接引入示波器 同轴电缆的带宽可达到 10G 以上，对信号中的高频部分的衰减很小，测试结果最 为真实；方式2 ：示波器的高速探头第30页, 共 35页用高带宽探头差分或 2 个单端探头点击在最靠近接收芯片的测试点上即可测试信号。测试发送端：测试接收端：测试步骤1、

41、搭建测试环境，将 DUT 发送端连接测试负载；2、启动眼图测试，选择合适的眼图模板；建议测试远端眼图，在问题定位分析时，可以测试近端眼图，在信号的接收端靠近芯片侧选取测试点；3、选择数据采集量（不同示波器由各自采用算法决定，建议采集 2M 样本）；4、通过后台软件控制发送端芯片发送测试码流或者使设备进入一致性测试模式（ PCI-Express 规范为了方便测试， 只要输出端在一定的闲置的时间后得不到接收 端的应答，芯片便会进入一致性测试状态，该状态下芯片将会重复输出连续的K28.5 、D21.5 、 K28.5 、D10.5 的序列为一致性测试码形）；5、启动眼图测试；第31页, 共 35页6、比较眼图是否满足模板要求；预期结果 信号眼图符合模板；近端眼图（发送端）眼图模板的要求：远端（接收端）眼图模板的要求：测试说明近端大小眼图定义跳变位和非跳变位（即去加重位）的区别第32页, 共 35页5.5 符合性_PCI-E 抖动测试用例名称符合性 _PCI-E 抖动测试测试目的检测信号在接收端抖动指标是否满足接收芯片的要求测试设计无测试组网图测试环境建立有两种方式：方式 1 （推荐）：采用 50 同轴电缆将信号直接引入示波器 同轴电缆的带宽可达到 10G 以上，对信号中的高频部分的衰减很小，