《计算机组成原理》课堂练习6,分章练习第六章

1、课堂练习1D1 个C语言程序在一台32位机器上运行。程序中 定义了三个变量xyz,其中x和z是int型，y为short 型。当x=127, y=9时，执行赋值语句z二x+y后， xyz的值分别是DX=0000007FH,X=0000007FH,X=0000007FH,X=0000007FH,y=FFF9H, z=00000076H y=FFF9H, z=FFFF0076H y=FFF7H, z=FFFF0076H y=FFF7H, z=00000076HA.B.C.D.B2 假定有4个整数用8位补码分别表示为Z =FEH, r2=F2H, r3=90H,r4=F8H,若将运算结果存放在一 个8

2、位寄存器中，则下列运算会发生溢出的是田A. r1 X r2 B. r2X r3 C. r1 X r4 D. r2X r43浮点数加减运算过程一般包括对阶、尾数运算.规格化、舍入和判溢出等步骤。设浮点数的阶码和 尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=27X 29/32,Y=25X5/8,则用浮点加法计算X+Y的结果是DA. 00111 1100010 B.00111 0100010C. 01000 0010001 D.发生溢出4.Floa谨数据通常用IEEE754单精度浮点数格式表 示。如编译器将float型变量x分配在一个32位浮 点寄存器FR1中，且x=

3、-8.25,则FR1内容是从A. C104 0000H B. C242 0000HC. C1840000H D. C1C1 0000H5假定变量i、f和d的数据类型分别为int. float和double （int用补码表示，float和double分别用IEEE754单精度和双精度浮点数据格式表示）， 已知i=785, f=1.5678e3, d=1.5 e100o 若在32位机器中执行下列关系表达式，则结果为“真”的启(I) i=(int)(float)i (U) f=(float)(int)f(HI) f=(float)(double)f (IV) (d+f)-d= fa.仅 i 和 u

4、 b.仅 i 和in c.仅 ii 和in d.仅ngniv6下列选项中，描述浮点数操作速度指标的是dA. MIPS B. CPI C. IPC D. MFLOPS10. 定点 16位字长的字，采用 2 的补码形式表示时 ,一 个字所能表示的整数范 围是_A。 A A. 215 +(215 1 C. (215 + 1 +215 B. (215 1 +(215 1) D. 215 +215 11. 在定点二进制运算器中，减法运算一般通过 _D_来实 现。 D A 原码运算的二进制减法器 B 补码运算的二进制减法器 C 原码运算的十进 制加法器 D 补码运算的二进制加法器12. 按其数据流的传递过

5、程和控制节拍来看，阵列乘 B 法器可认为是 _B_。 A. 全串行运算的乘法器 B. 全并行运算的乘法器 C. 串并行运算的乘法器 D. 并 串型运算的乘法器 13. 已知 X为整数，且 X补 = 10011011，则 X 的十进 B 制数值 是_B_。 A +155 B 101 C 155 D +101 14. 在定点运算器中，无论采用双符号 位还是单符号 位，必须有 ，它一般用 _C_来实现。 C A. 译码电路,与非门； B 编码电路 ,或非门 ； C. 溢出判断电路 ,异或门； D 移位电路 ,与或非门；15. 移码表示法主要用于表示 _浮点_数的阶码 E， 以利于比较两个 _指数 _

6、的大小和 _对阶_操 作。 A.浮点 B.指数 C.对阶 16. 为了运算器的 _高速性 _，采用了 _先行_进 位， _阵列 _乘除法流水线等并行措施。 A.高速性 B.先行 C.阵列 17. 数的真值变成机器码可采用 _原码_表示法， _ 补码_表示法， _ 反码 _表示法，移码表示法。 A.原码 B.补码 C.反码 18. 一个定点数由 和两部分组成。根据小 数点位置不同，定点数有 和纯整数之分。 A.符号 位 B. 数值域 C. 纯小数19. 按 IEEE764 标准，一个浮点数由 ，阶码 E ， 尾数 m 三部分组成。其中阶码 E的值等于指数的 加上一个固定 。 A.符号位 S B.基值 E C.偏移量 20. 为运算器构造的 A.,运算方法中常采