单颗芯片上的超级计算

1、单颗芯片上的超级计算引:位于美国Austin的Texas大学的计算机科学家们正在设计一种革命性的微处理器架构，它将解决目前处理器设 计者所面临的一些最棘手的问题，例如工作负载过重以及发 热量过大等。这项研究由美国国防部资助，如果研制成功，它将为处理器的性能和灵活性带来前所未有的飞跃。据悉，这种有望在2012 年实现商业化的新型微处理器， 将实现每秒一万亿次的 运算速度。挖掘多核处理器的优势在过去几十年间，芯片中半导体元件的数量至少每两年就翻一番，并且微处理器设计者都可以充分利用这些为断进 步的半导体元件。先进的电路设计使用了程序流程预测以及 随机测试来建立复杂的指令“流水线” ，通过让处理器同

2、时 执行多条指令，提高其运算能力。但是随着电路设计复杂程 度和芯片发热量的上升，这种设计模式将会走到尽头。处理 器制造商开始另辟蹊径，不再制造更快的处理器内核，而是 将多个内核放到同一块芯片上。Texas大学计算机科学教授 Doug Burger说，多内核设计面临的问题是：要想发挥多内核的优势，程序设计人员必须 编写出能够进行并行处理的程序，在某些情况下这是非常困 难甚至不可能实现的。现在处理器面临的障碍是，某些情况程序无法编写。要想克服这个障碍，关键要看软件设计者 的努力，程序员必须为这样的处理器设计出相应的程序。Burger 和他的同事计划通过全新的微处理器和指令集架构来解决这个问题，项目

3、的名称为 Trips（Tera-op ReliableIntelligently Adaptive Processing System ，每秒万亿次运算的 可靠智能适应处理系统 ），其目标是充分发挥并行运算的优势（不管程序是如何设计的 ） 。Trips 为实现这个目标使用了多种技术。首先，Trips 的编译器将指令以“指令包”的形式发送给处理器，每个指令 包内含有 128 条指令。处理器每次执行一个指令包中的所有 指令，就如同执行一条指令一样，这样可以大大缓解与指令 的处理和列队相关的工作量。其次，每个指令包内部包含的指令以“数据流”的形式出现，也就是说只要输入数据抵达，指令会立刻执行，而不是

4、按编译器或者程序员设计的流程执行。 “从本质上说，数据是从指令上流过去的，” Steve Keckler 解释说，他也是位计算机科学教授，和Burger 一起领导 Trips 项目。提高效率另外一种技巧是，在每个指令包内部， Trips 编译器能够将两条在不同路径上的指令合并为一个，前提是它们的目标 数和运算符相同。与比较传统的数据流设计模式相比， 们的数据流模式更好，编译器能够输出更加紧密、更加高效 的代码，”负责 Trips 项目编译器设计的 Kathryn McKinley 说。最终，数据流的执行通过“直接目标编码”实现，也就是一条指令的执行结果直接作为需要这个结果的下一条执 行的输入，

5、而不需要临时存储到中央寄存器中。这样将会进步降低处理器的性能耗费，提高计算速度。与提高处理器性能的传统方式 （提高时钟频率以及实现更复杂的流水线）相比，通过上述这些技术提高性能带来的功耗增加比较少。在设计多内核处理器的过程中，如何处理功耗问题一直是处理器设计者面临的一大挑战。 Austin 的 Coherent Logix公司的工程副总裁 Mark McDermott 以前曾经是 Intel 公司工程师，他说：“注意一下 Pentium 处理器你会发现， 处理器中 含有大量的控制逻辑、用于控制的元器件，他们不执行运算 操作， 但是会消耗电力。 Trips 的设计目标之一就是要将原本 由处理器完

6、成的部分复杂工作交给编译器来完成。 ”他认为，Trips 真正发挥作用的领域是非常高性能的数据流嵌入式计算，比如软件无线电。但不知道是否存在更好的解决方案， 因为相关的研究还有很多。根据 Trips 设计者的看法， Trips 的数据流技术可以很好地支持软件中常见的三种并行处理情况，分别是指令级、线 程级以及数据级。 正因为这个原因， Trips 被认为是“多态的”， 也就是说它能够在多种不同类型的应用程序中表现出 色一一科学计算、商业应用以及嵌入式应用。这恰恰就是 DARPA（ 美国国防部高级研究项目机构 ）在其多态计算架构 (Polymorphous Computing Architect

7、ures) 项目中所要实现的目标。DARPA 为 Trips 项目投入了 1540 万美 亿次运算速度的处理器。元资金，要求设计出在很多应用领域中都能达到每秒钟1万商业化前景及日程Texas 大学将把 Trips 的设计方案提交给 IBM 来制造原型产品，并在2006年2月份交付给Texas大学。这款原型产 品有两个内核，每个内核可以同时执行 16 条指令。Keckler 说，该产品的运行时钟频率为 500MHz ，每秒钟能够执行 160 亿次运算。Texas大学将会向企业寻求帮助以对产品进行商业化，同时计划在 2012 年时生产出满足 DARPA 要求的产品， 即运 行频率为 10GHz 、

8、每秒钟执行 1 万亿次运算。我们对产品的商业化很感兴趣，并且正在积极寻找商业化合作伙伴， ”Burger 说。广泛的商业化也是 DARPA 的愿 望。这种产品具有多态性的特点，因此美国国防部有可能会 购买这种价格低廉、可以立刻投入使用的产品。目前该部在些系统中使用了专门定制的特殊处理器，它们有可能被这 种产品代替。AMD 公司的资深员工 Chuck Moore 认为 Trips 具有广阔的前景：“它的概念和代码的实际执行方式高度一致， Trips的多态特性可以让它在各种类型的工作应用中有出色表 现。”他还认为，要想成为主流的商业处理器， Trips 面临的大挑战是如何实现对现有软件和系统的兼容

9、，尤其和x86兼容。他预计，实现兼容的一种途径是将 Trips 作为协处理 器使用。“通用处理器 （x86 处理器 ）可以将繁重的工作负担交给协处理器完成，而自己完成保持兼容的工作” ，他说。尽管 Trips 技术很有前途，但是 Moore 仍然谨慎地说：从市场的层面上看，引入全新的东西往往是非常微妙的 这意味着它必须首先进入某个高端市场，并在那里展示自己 的优势。它必须能够在一些关键的市场上证明自己的使用价 值，才有可能得到更广泛的应用。Trips 编译器Trips 的神奇之处不仅仅是硬件，还有软件。这里说的软件其实就是指 Trips 的 C 语言以及 Fortran 语言编译器。编译器的设计目标是：通过使用创新技术，一方 面提高处理器的性能，另一方面又不至于增加程序设计者的负担。“我们相信， Trips 在分配编译器和硬件所应承担的任 务方面达到了很好的平衡， ”Trips 项目编译器负责人 KathrynMcKinley 说。在早先的数据流架构中， 例如 MIT 在 1970 和 1980 年代开发的架构，必须要用专门的编程语言简化编译器。但是” Mckinley 说。Trips 将数据流限制为固定尺寸的指令包， 与早期的数据流架 构相比可以极大地简化编译器的工作，不过她同时补充说： “我们还没有完成工作。一些传统的优化手段需要