VERILOG硬件描述语言与数字逻辑电路设计选题课件

1、VERILOG硬件描述语言与数字逻辑电路 设计选题1 2 VERILOG硬件描述语言与数字逻辑电路 设计选题 一交通控制一交通控制 器器 二彩灯控制器二彩灯控制器 三自动售邮票机三自动售邮票机 四四8位二进制乘法电路位二进制乘法电路 五量程自动转换的数字式频率计五量程自动转换的数字式频率计 六游戏电路模拟掷骰子六游戏电路模拟掷骰子 七游戏电路模拟乒乓球比赛七游戏电路模拟乒乓球比赛 八多功能数字钟八多功能数字钟 九全自动电梯控制电路九全自动电梯控制电路 十一自选题目十一自选题目 十十. 基于基于FPGA的乐曲自动演奏器设计的乐曲自动演奏器设计 3 VERILOG硬件描述语言与数字逻辑电路 设计选

2、题 4 VERILOG硬件描述语言与数字逻辑电路 设计选题 RA,RB s=1? YA,RB RA,RB GA,RB T=40? yes no no s=1? T=5? RA,GB RA,RB yes no no s=1? T=40? yes yes yes no no RA,YB RA,RB s=1? T=5? yes yes yes no no 绿黄红绿 黄红 东西 南北 交通控制系统示意图 设计提示：设计提示： 时钟用可预置减法计数器实现时钟用可预置减法计数器实现 5 VERILOG硬件描述语言与数字逻辑电路 设计选题 6 VERILOG硬件描述语言与数字逻辑电路 设计选题 7 VERI

3、LOG硬件描述语言与数字逻辑电路 设计选题 8 VERILOG硬件描述语言与数字逻辑电路 设计选题 9 VERILOG硬件描述语言与数字逻辑电路 设计选题 确认 取消 找零 拒收 欠资 邮 票 找 零 邮票 面值 1元 5角 1角 1元 5 角 投 币 孔 自动售邮票机示意图 10 VERILOG硬件描述语言与数字逻辑电路 设计选题 11 VERILOG硬件描述语言与数字逻辑电路 设计选题 12 VERILOG硬件描述语言与数字逻辑电路 设计选题 13 VERILOG硬件描述语言与数字逻辑电路 设计选题 累加器B寄存器 加法器 控制器 Y寄存器C计数器 乘数N 积P 被乘数M 开始 累加器A清

4、除， 寄存器B置乘数N 寄存器Y置被乘数M 计数器C置数字8 A与Y. B0相加送A， 计数器C减1 ，B分别右移1位， A0移到B7。 运算结束，输出积P C=0 ？ YES NO （A）电路框图 （B）简单流程图 乘法器的电路框图和流程图 14 VERILOG硬件描述语言与数字逻辑电路 设计选题 A7A6A5 A4A3A2A1A0B7 加 法 运 算 Y7Y6Y5Y4Y3Y2Y1Y0 累加器移位方式示意图 15 VERILOG硬件描述语言与数字逻辑电路 设计选题 16 VERILOG硬件描述语言与数字逻辑电路 设计选题 显示电路 锁 存 器 计 数 器 闸 门 被测信号 测频原理 译码电路

5、 整形 闸门控制信号 被测信号 闸门信号 存储信号 显示信号 清零信号 频率计工作波形图 17 VERILOG硬件描述语言与数字逻辑电路 设计选题 18 VERILOG硬件描述语言与数字逻辑电路 设计选题 19 VERILOG硬件描述语言与数字逻辑电路 设计选题 20 VERILOG硬件描述语言与数字逻辑电路 设计选题 21 VERILOG硬件描述语言与数字逻辑电路 设计选题 22 VERILOG硬件描述语言与数字逻辑电路 设计选题 23 VERILOG硬件描述语言与数字逻辑电路 设计选题 24 VERILOG硬件描述语言与数字逻辑电路 设计选题 25 VERILOG硬件描述语言与数字逻辑电路

6、 设计选题 整个电梯控制电路的示意图 26 VERILOG硬件描述语言与数字逻辑电路 设计选题 基于基于FPGA的乐曲自动演奏器设计的乐曲自动演奏器设计 FPGA 27 VERILOG硬件描述语言与数字逻辑电路 设计选题 基于基于FPGA的乐曲自动演奏器设计的乐曲自动演奏器设计 用纯硬件完成乐曲演奏电路的设计与利用微处 理器（CPU）实现相比逻辑要复杂得多，如不借助 于功能强大的EDA工具和硬件描述语言，仅凭传 统的数字逻辑技术，即使最简单的演奏电路也难以 实现。 如何使用如何使用EDA工具实现基于工具实现基于 FPGA的乐曲发生器的设计的乐曲发生器的设计 ？ 28 VERILOG硬件描述语言

7、与数字逻辑电路 设计选题 一、认识简谱一、认识简谱 29 VERILOG硬件描述语言与数字逻辑电路 设计选题 乐曲中，每一音符对应着确定的频率，我们将乐曲中，每一音符对应着确定的频率，我们将 每一音符的每一音符的频率常数频率常数和其相应的和其相应的节拍常数节拍常数作为一组，作为一组， 按顺序将乐曲中的所有常数排列成一个表，然后由按顺序将乐曲中的所有常数排列成一个表，然后由 查表程序依次取出，产生音符并控制节奏，就可以查表程序依次取出，产生音符并控制节奏，就可以 实现演奏效果。实现演奏效果。 为了产生手弹的节奏感，在某些音符（例如两为了产生手弹的节奏感，在某些音符（例如两 个相同音符）音插入一个

8、时间单位的频率略有不同个相同音符）音插入一个时间单位的频率略有不同 的音符。的音符。 音符与频率音符与频率 30 VERILOG硬件描述语言与数字逻辑电路 设计选题 音符与频率音符与频率 如何产生音符所对应的频率如何产生音符所对应的频率 ？ 31 VERILOG硬件描述语言与数字逻辑电路 设计选题 产生音符所对应频率的方波信号产生音符所对应频率的方波信号 例如产生例如产生“中音中音1”所对应的频率：所对应的频率：523.25Hz ？ 分分 频频 参考时钟参考时钟 fs=3MHz 523.25Hz（中音（中音1） 分频系数计算：分频系数计算： M=6MHz/523.25Hz=? 32 VERIL

9、OG硬件描述语言与数字逻辑电路 设计选题 产生音符所对应频率的方波信号产生音符所对应频率的方波信号 在输入参考频率在输入参考频率fc=3MHz时，时， 计算简谱中所有音符的分频系计算简谱中所有音符的分频系 数。数。 实际上，只要各实际上，只要各 个音符之间的相对频个音符之间的相对频 率关系不变，演奏出率关系不变，演奏出 的音乐听起来就不会的音乐听起来就不会 “走调走调”。 33 VERILOG硬件描述语言与数字逻辑电路 设计选题 二、音符与持续时间（节拍）二、音符与持续时间（节拍） 组成乐曲的每个音符除频率外，还有持续时间，组成乐曲的每个音符除频率外，还有持续时间， 它可以由它可以由节拍控制器

10、节拍控制器控制。对于四分音符为一拍的乐控制。对于四分音符为一拍的乐 谱，如果全音符的持续时间为一秒，那么谱，如果全音符的持续时间为一秒，那么8分音符就为分音符就为 0.125秒，四分音符为秒，四分音符为0.25秒，二分音符为秒，二分音符为0.5秒。秒。 分分 频频 M 参考时钟参考时钟 fs=3MHz 音符频率信号音符频率信号 节拍控制器节拍控制器 34 VERILOG硬件描述语言与数字逻辑电路 设计选题 三、基于三、基于FPGA的乐曲自动演奏器的乐曲自动演奏器 实现原理框图（实现原理框图（1） 音符频率输出音符频率输出 基本实现原理框图基本实现原理框图 35 VERILOG硬件描述语言与数字