数字电子技术与逻辑设计教学及考试方法改革的探索

1、数字电子技术与逻辑设计教学及考试方法改革的探索摘 要】针对目前数字电子技术与逻辑设计课程中存在的问题，进行了教学与考试方法改革，发挥学生的 主体作用和教师的引导作用，注重过程性考核。实践表明， 学生学习的兴趣得到激发，主动性和动手实践能力大大提 高。关键词】数字电子技术与逻辑设计；教学改革；考试方法改革；智力竞赛抢答器中图分类号： TN79-4 文献标识码： A 文章编号：2095-2457（2018）03-0083-003Exploration on the reform of teaching and method of examination of digital electronic

2、technology and logicdesignWANG Rui-tingCollege of Electronic Information and ElectricalEngineering ，Tianshui Normal University ， Tianshui ，741001，China）Abstract 】 In view of the existing problems of the digitalelectronic technology and logic design course ， we carried out the reform of teaching and

3、method of examination. This exertthe principal role of students and teachers guide ， pay more attention to the process of examination. Practice shows that students interest in learning is stimulated. Initiative and hands-on practice ability is greatly increased.Key words 】 digital electronic technol

4、ogy and logicdesign； Teaching reform ； Reform of method of examination ；Responder of intelligence and competition0 引言数字电子技术与逻辑设计是高等院校电子信息类特别是电子信息工程专业学科中门重要的基础必修课，而目前大部分学校的教学内容仍停留在讲解以74 系列器件为核 心的手工分析和设计技术，而考试方法也只是传统的试卷答 题，殊不知这样其实脱离了科技进步和时代要求，忽略了对 于学生实践能力的培养，学生只擅长纸面答题而动手能力很 差，从而偏离了最初的教学目标和教学要求，是有悖于我们

5、培养应用型创新人才的。就此，笔者结合本校本专业的教学 实际，对电子信息工程专业数字电子技术与逻辑设计这 门课做了教学及考试方法改革方面的探索。1 教学改革 从 14 级电子信息工程专业开始， 数字电子技术与逻辑设计这门课设置在大二第 3学期，理论授课 64 学时，实验 16 学时。笔者对教学内容作了改进，将理论授课的64 学时分成两大部分， 48 学时用于讲解传统数字电子技术的基础 知识，重点在逻辑门、逻辑代数、组合逻辑电路的手工分析 和设计及典型电路、触发器以及时序逻辑电路的手工分析和 设计及典型电路； 16 学时用于讲解现代自动化设计方法， 用原理图设计和 Verilog HDL 相结合的

6、设计方法实现组合电 路和时序电路的自动化设计。重点使学生掌握原理图输入的 设计方法。2 考试方法改革 摈弃传统试卷答题的考试方法，减少对于传统数字电子技术相关理论的考核，适应时代要求，侧重于考核学生对于现代数字电路自动化设计与分析的能力，旨在培养学生的实 信息工程专业开始，考试拟采用学生分组完成设计并答辩的 方式。考试在 12周给学生公布设计题目， 2 人一组，根据题 目要求用 FPGA 开发板完成设计，考试时学生先进行讲解并 在开发板上演示，由监考教师提问、学生答辩，最终根据每 组设计完成情况及有无创新，组内成员分工及答辩情况评定 成绩。践能力，激发创新意识，增强自主创新能力。从14 级电子

7、3 设计实例面笔者通过一个智力竞赛抢答器的设计实例来说明改革的实施及效果。给学生公布的设计内容和要求如下：设计一个 4 人智力竞赛抢答器。 设置一个主持人 “复位”按钮，主持人复位后，开始抢答，当某一选手首先按下抢答 开关时，相应指示灯亮，数码管显示抢答得胜的选手号，此号，时抢答器不再接受其他输入信号，使除第一抢答者外的按钮 不起作用，主持人复位后，重新开始抢答。扩展功能：(1)抢答时间有限制，如10S，抢答成功时伴有声音鸣叫指示；2)增加答题环节，具有倒计时及计分功能。3)进一步增加至 6 人或 8 人抢答。设计题目分为基本要求和扩展功能两部分。只完成基本要求的按及格评分，完成扩展功能越多及

8、自己有创新的得分 越高。未实现基本要求的不允许参加考核答辩。学生接到题目之后便开始查找资料，参阅文献，提出设计方案。要求用到 74 系列芯片的设计必须用 Multisim 软件 仿真完成。 图 1 所示是用 Multisim 软件对于 4 人智力竞赛抢 答器的仿真结果。S5为主持人“复位”键，低电平有效，S1至S4对应14 号选手按键，高电平有效，采用的是 74LS175 四位寄存器 方案。当然，从图中可见，只完成了设计题目的基本要求。与数字电子技术与逻辑设计配套的有数字电路综合设计课程设计，为期两周，共计24 学时，这是学生能完成相应设计题目的保障。在数字电路综合设计开始会给学生讲解用 FP

9、GA 开发板实现 8 位数码管的动态扫描显示、分频的实现及蜂鸣器的用法等知识， 后面留 ?o 学生时间完成自己的设计题目。考核的要求之一是必须用Quartus n软件完成设计，并最终下载到开发板上测试验证。学生对于如何将自己的Multisim 仿真转到Quartus n软件完成存在或多或少的疑问，这时候，笔者会给学生强调，只需 将 Multisim 下面的按键或单刀双掷开关去掉，输出的 LED灯及数码管也去掉，Quartus n下取而代之的是输入输出管脚，因为开发板上面 FPGA 和开关、 LED 灯及数码管等等的 线已经连好了，我们只需要做的就是分配引脚，就是把你的 设计端口对应到某个输入或

10、者输出上。图 2 所示是 Quartusn软件下实现的对应图1 4人智力竞赛抢答器的Multisim仿真的逻辑电路部分， 电路得到了大大简化。74 系列芯片取而代之的是Quartus n软件下的74系列宏模块。74LS48 显示译码器的逻辑功能可以用 Verilog HDL 很方便地实现，如图 3 所示。当然，对于 Verilog HDL 的基础语 法知识不必过多去强调，只需要让学生能按照格式去套用， 明白case语句的使用方法就可以了。最终完成的顶层设计如图 4 所示。可见，本例采用了原理图设计和 Verilog HDL 相结合的设计方法，这也是推荐给学生最有效、直观便捷的方法。4 结语经过三年多教学改革及考试方法改革的探索和实施，目前已初见成效，学生学习的兴趣得到激发，主动性和动手实 践能力大大提高，然而，能完成扩展功能设计或自己有创新 的学生比较少，还需加强培养学生的创新能力，进一步改进 教学。参考文献】1潘松，陈龙，黄继业， 著.数字电子技术基础 (第二版)M. 北京：科学出版社， 2014.2宋伟，朱幼莲 .“数字电路” 课程设计教学改革探索 J.江苏技术师范学院学报， 2011 ， 17( 8)： 70-73.3 张正明，王丽娟，王红航 .关于数字电路设计技术的几点思考与