基于浮栅技术的离散型Hopfield神经网络的设计

1、湖南大学硕士学位论文基于浮栅技术的离散型Hopfield神经网络的设计姓名：杨洲申请学位级别：硕士专业：电工理论与新技术指导教师：何怡刚20070410摘要人工神经网络是一门崭新的信息处理科学，它可以说是从常规的信息处理到 实现电子人脑的一种中间过渡。当前，人工神经网络的研究内容十分广泛，如各 种网络模型的构作，它们的原理性能分析，在各个领域的应用实例、硬件实现或 应用软件开发等等。虽然现在利用神经网络求解问题时不依赖于算法程序，但是 神经网络的结构模型仍然利用算法描述，网络结构的研究工作仍然借助冯诺依 曼机进行，这样不能完全显示出神经网络的优点。造成这种局面的原因之一就是 人工神经网络的硬件

2、实现遇到不少问题，所以现在开发出高集成度的片上硬件实 现神经网络及其自学习能力迫在眉睫。浮栅技术作为一种高功能度的新技术，近年来受到了普遍的关注和重视。神 经 MOS 晶体管就是将浮栅技术的发展提到了另外一个高度。神经 MOS 晶体管是 基于晶体管功能度的提高，尤其是智能化的概念而提出来的，它能计算多个输入 信号的加权和，并且以这个加权和来控制晶体管的导通和截止。这种器件的结构 和功能非常类似于人工神经单元模型，所以非常适于在神经电路和神经网络系统 中应用。本文在介绍浮栅技术的概念和原理的基础上重点介绍了神经 MOS 晶体管的 结构、原理和特性。根据神经 MOS 晶体管的等效电容模型，利用 P

3、Spice 的模拟 行为建模功能建立能被 PSpice 调用和仿真的等效子电路模型，并通过大量的仿真 实验来证明模型的有效性和合理性。本文详细分析了一些应用神经 MOS 晶体管构 建的电路，从中不仅可以进一步理解神经 MOS 晶体管的工作原理，还可以清楚地 看到它的强大功能和独特优势。最后基于现有的离散型 Hopfield 神经网络的理论 和实现方法，提出了利用神经 MOS 晶体管来实现离散型 Hopfield 神经网络的方法， 并利用神经 MOS 晶体管构建的胜者为王电路来优化离散型 Hopfield 神经网络联想 记忆的结果。关键词：浮栅技术；神经 MOS 晶体管；PSpice 模型；胜者

4、为王电路；离散型 Hopfield神经网络AbstractArtificial Neural Network(ANN) is a new science of information processing.It acts as a transition from conventional information processing to human brain.Currently,the research area is very extensive.For example,the struction of various network model, principle analysis

5、,hardware realization or internet application exploiture.A number of neural network ahgorithms have been proposed,but their implementation was mostly in software programs running on digital computers.So it is impossible to fully reveal the excellence of ANN.In order to explore real-world application

6、s of neural networks,their hardware implementation on silicon chips,with high integration density and on-chip self-learing capability,is critically demand.As a kind of new and high-functionality technology, floating-gate technology has been paid much attention to recently.The neural MOS transistor f

7、ully develop the floating-gate technique.The device is a multi-input MOS transistor which accepts multiple input signals,calculates the weighted sum of all input signals,and then controls the on and off states of the transistor.This function is exactly what is needed for an artificial neuron model t

8、o work and the device is no doubt most suitable to construct neural networks.Some conception and principle about floating-gate technology and neuron MOS transistor that are based on floating-gate technology are presented detailed in this paper.According to neuron MOS transistors equivalent capacitan

9、ce model, the PSpice equivalent circuit model of neuron MOS transistor is completed by the ABM(Analog Behavioural Modelling) function of the PSpice simulation software. The efficiency and accuracy of this model is verified by plenty of experiments.Several circuits that are constructed by neuron MOS

10、transistor are analysed in detail to demonstrate the advantage of the proposed transistor. A kind of discrete Hopfield neural network has been designed directly by neuron MOS transistor.Finally,the neural MOS transistor winner-take-all circuit is proposed to optimize the association result of discre

11、te Hopfield neural network.Keywords:floating-gatetechnology ； neuronMOStransistor;PSpicemodel; winner-take-allcircuit;discrete Hopfield neural network湖 南 大 学 学位论文原创性声明本人郑重声明：所呈交的论文是本人在导师的指导下独立进行研究所取 得的研究成果。除了文中特别加以标注引用的内容外，本论文不包含任何其 他个人或集体已经发表或撰写的成果作品。对本文的研究做出重要贡献的个 人和集体，均已在文中以明确方式标明。本人完全意识到本声明的法律后果

12、 由本人承担。作者签名：日期：年月日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意学 校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查 阅和借阅。本人授权湖南大学可以将本学位论文的全部或部分内容编入有关 数据库进行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位 论文。本学位论文属于1、保密，在_年解密后适用本授权书。2、不保密。（请在以上相应方框内打“”）作者签名：日期：年月日导师签名：日期：年月日第 1 章绪论1.1 浮栅技术提出的背景在过去的几十年里，微电子技术，特别是硅集成电路技术取得了非常惊人的 进步，主要表现在：单片晶体

13、管集成度按摩尔规律不断提高；晶圆尺寸不断提高； 器件的特征尺寸不断缩小，线宽已从 1961 年的 25um 小到后来的 3.5um、1.2um 直 至目前广泛采用的 0.18um 和 0.13um。如此快的发展速度，使得半导体行业取得了 巨大的成功，但也不能不看到，这种飞速发展也将传统的集成电路设计理念以及 制造工艺推到了极至，要想再取得大的突破似乎已经非常难了。随着线宽的不断 缩小，相当多的严重问题也陆续暴露出来，诸如：材料特性、小尺寸器件的性能 以及 VLSI 电路和系统的设计等等。尤其在目前，器件的最小尺寸已缩小到亚微米 和深亚微米，许多因素使得集成电路的性能不再得到明显改善，它们包括：

14、电路 内的互连线电阻及电容、沟道电容、寄生接触电阻、载流子速度饱和、热载流子 注入、亚阈值电流、电离粒子辐射、漏击穿、栅氧化层击穿、穿通电压下降、沟 道掺杂及氧化层厚度的起伏（涨落）以及工艺参数的控制等 1 。所有这些限制因素 的出现，源于 VLSI 系统功能的实现都是基于单一栅极晶体管功能这一本质因素， 即栅控制电压高于阈值电压则器件导通，反之则截止这一事实。为了继续保持集 成效率不断提高的趋势，开发现有工艺加工设备的内在潜力，必须在器件和电路 的设计概念上有新的突破。另一方面，电路是由初级、简单、仅具有电流开关作用的晶体管作为元件， 增加一个系统的功能, 只能靠增加芯片上集成的晶体管数目来

15、实现 6 。所以在设计 VLSI 电路的过程中，减少晶体管的数目以及互连线是另一个非常关键的重要问 题。集成电路芯片中各元件间的互连技术一直是集成电路制造工艺中的核心。随 着集成电路芯片中器件特征尺寸的不断缩小，互连线的 RC 延迟和电迁移引起的可 靠性问题已经成为制约 VLSI 电路发展的关键:因为在单片芯片上由巨大数量的晶 体管组成的 VLSI 逻辑电路需要长而错综复杂的互连线，在极为紧密封装的互连结 构中，信号的传输延时和串扰错误会对电路的性能带了非常严重的限制和影响。 由于电迁移的影响，在高速驱动下电路所需的大电流密度增加了互连的失误率。 由以上分析可知，随着 VLSI 技术的飞速发展

16、，由此引起的一系列功耗以及电路性 能方面的限制和问题逐渐暴露出来，不得不引起人们的重视和思考。过去VLSI设计者主要关注的是如何优化电路的性能和节省芯片的面积，并将电路的速度和面积作为设计时的2个约束，而对电路的功耗考虑通常处于相对次要 的位置。但近些年来，随着集成电路设计技术的迅猛发展，VLSI电路的速度和集 成度不断提高，便携式设备的普及程度越来越高，集成电路的特征尺寸越来越小， 集成度和电路的时钟频率的激增导致功耗的急剧增加。功耗的不断增加，不仅使 各种便携式设备遇到电源方面的问题，而且芯片的过热也容易导致它们工作的失 效和寿命的缩短，从而使降低功耗成为集成电路系统设计中除速度和面积之外

17、的 另一个重要的研究课题。高功耗除了影响芯片的稳定性，也对那些使用电池的移 动系统如笔记本电脑、手机等的应用和发展造成严重的障碍。此外大的功耗还对 芯片的散热提出了更高的要求。除了散热，如何将这些“发烧”的芯片包装起来 成为了另外一个问题，因此增加功耗带来了封装和散热方面的问题。为了提高工 作稳定性，需要采用更加复杂的芯片封装技术和冷却技术，从而增加了整个系统 的成本。上述因功耗引起的一系列问题己经成为集成电路继续发展的一个巨大的 障碍，同时也促使VLSI设计者以及相关行业界形成共识在集成电路设计中采 用低功耗设计。为了解决功耗问题，除了改进电路性能和封装工艺以外，进行低 功耗设计是必要的。同

18、时，低功耗不应以牺牲性能为代价，在设计中必须考虑面 积、性能和功耗之间的均衡问题 2 。综合上述提出三大问题，为了继续保持集成效 率不断提高的趋势，尽量简化电路结构，并降低功耗，我们必须开发现有工艺加 工设备的内在潜力，并且在器件和电路的设计概念上有新突破。后面将要介绍的 神经MOS晶体管就是在此基础上提出的。1 . 2 神经 MOS 晶体管的提出早在1967年，D.Kahng和S.M.Sze就在他们共同发表的名为“浮栅及其在存储器 中的应用”一文中提到了浮栅这一概念，这也是有关浮栅技术的最早的报道。“浮 栅”一词来源于一种特殊结构的MOS晶体管，这种晶体管有两个多晶硅形成的栅 极，其中一极有

19、电气连接，叫控制栅，也就是一般意义上的栅极；还有一个没有 外引线，它被完全包裹在一层二氧化硅介质层里面，是浮空的，所以称之为浮栅。 浮栅MOS晶体管的工作原理是利用浮栅上储存有无电荷或储存电荷的多少来改变 MOS管的阈值电压，从而改变MOS管的外部特性:当在MOS管的漏、栅极加上足够 高的电压，源极及衬底接地时，漏极及衬底之间的PN结反向击穿，产生大量的高 能电子，穿过很薄的SiO2介质层堆积在浮栅上，从而使浮栅带有负电荷。如果这 个过程维持足够长，浮栅上将积累足够的电子，移去外加电压后，浮栅上的电子 由于没有放电回路，所以能够长期保存;当浮栅上带有负电荷时，衬底表面感应的 是正电荷，这使得M

20、OS管的开启电压变高。这时，原来能使MOS管导通的阈值电 压加在MOS管栅极上，MOS管将仍旧处于截止状态 3 。但是由于各种泄漏机理的 存在，使得电子在浮栅上的保持特性受到严重影响，再者浮栅上电子陷阱的存在往往导致栅极失去控制等等不足的存在，使得浮栅技术并不能很好的应用到VLSI 电路设计中。1992年日本东北大学的研究人员开发出一种新型神经MOS晶体管，这种晶体 管就是运用了浮栅技术的多输入栅MOS晶体管。它是基于晶体管功能度的提高， 尤其是智能化的概念而提出来的。这种器件能计算多个输入信号的加权和，并且 以这个加权和来控制晶体管的导通和截至。与常规MOS晶体管不同的是，在神经 MOS晶体

21、管中，浮栅充当晶体管的“沟道”角色，当输入信号经过加权求和超过了 相对于浮栅的阈值电压时，晶体管导通。由于这种器件的结构和功能非常类似于 人工神经单元模型，故被发明者命名为“神经MOS晶体管” 1 。1 . 3 浮栅技术和神经 MOS 晶体管的研究意义以前和当前的电子系统都需要使用者进行直接或间接的干预。在智能化的21 世纪，电子系统将自运行，因此必须实现柔性和智能化的适时工作方式。智能化 的功能，意味着类似人脑一样对信息的智能化处理能力，诸如“综合判断”、“柔 性译释”、“直觉问题解决”等，这一切需要智能化集成电路或者更直接的由人工 神经网络和神经计算机来完成，而“柔性”、“细粒度并行”、“

22、实时可编程”则是 在系统级实现IC硬件智能化功能的最主要的三个特征。当前的MOS晶体管和VLSI 电子系统本身在体系结构方面存在许多局限，它的进一步发展将遇到很大障碍， 而人类的神经系统具有并行分布处理、自学习、自测试、联想和鲁棒性等特性， 模仿人类神经系统的功能特性可提供一个范例克服这些障碍，因此，向神经系统 学习，吸收新的思想和原理，建立新的体系结构即神经MOS晶体管是模仿人类神 经系统的功能特性的一个很好的范例，它在元件级引入“柔性”概念，它不仅仿 制了神经元的多输入结构，而且模拟了神经元的功能，使得他在神经网络人工智 能等方面有很大的应用 1 ，这是第一次在晶体管级实现了人工神经单元的

23、关键功能 部分。1.4 神经网络实现问题的提出“人脑是如何工作的？”，“人类如何从现实世界获取知识和运用知识？”，“我 们能否制作模仿人脑的人工神经系统？”。多少年来，人们从医学、生物学、生理 学、哲学、信息与计算机科学、认知学等各个角度试图认识并解答这些问题。在 寻求这些答案的研究过程中，近年来逐渐形成了一个新兴的多学科交叉技术领域， 称之为“神经网络”。信息处理与计算机科学家研究这一问题的目的在于寻求新的 途径以解决目前计算机不能解决或不善于解决的大量问题，构作更加逼近人脑功 能的新一代计算机模型。以此为背景，人们常常在“神经网络”名词之前冠以“人工”两字，于是出现了“人工神经网络”(Ar

24、tificial Neural Networks，ANN)研究领 域 4 。综合而言，ANN 的定义可简单地表述为：人工神经网络是一种旨在模仿人 脑结构及其功能的信息处理系统。ANN 是对人类大脑系统的一阶特性的一种描述， 可以看作是一个数学模型，可以用具体电路来实现，也可以用计算机程序来模拟， 是人工智能研究的一种方法，ANN 力求从物理结构、计算模拟、存储与操作、训 练这四个方面去模拟人脑的智能行为。ANN 虽然是人类大脑结构和功能的低级别 模仿，但它的很多特点和人类智能相类似，如结构和信息处理的并行性、知识的 分布存储、容错性和稳健性、自适应性。ANN 的上述特征使之在数字计算机难以 解

25、决的信息处理领域有重要的用途，使它在信息处理和智能科学中有着极其重要 的地位，并已经成为国际研究的热点。神经元模型和神经网络模型是 ANN 的重要 理论基础，反向传播 BP 模型和 Hopfield 模型的出现是 ANN 理论成熟的标志，ANN 从此在众多领域有了广泛的应用。ANN 的出现对于人工智能在实际中的应用有着 重要的意义，80 年代以来，ANN 的研究不断形成热潮使之在众多的领域有着广 泛而开创性的应用。人们目前正在不断的完善 ANN 的理论基础，探索各种不同的 算法及不同的应用领域，并且力求在理论和硬件实现上有所突破。在研究中虽然 出现了难以突破的一些问题，但这并没有影响人们的研究

26、热情，人们力求在基础 理论和硬件实现上有所突破。目前人们研究 ANN 电路的热情不断高涨，随着 VLSI 技术、光电技术、量子技术等新技术的不断成熟，ANN 在人工智能领域有着越来 越重要的应用前景 5 。人工神经网络如何实现？这是目前研究人员的研究重点，现在主要采用了两 种方法：一种是利用现代高性能的数字计算机，加上各种硬件加速板的运算设备， 形成具有模拟能力的通用软件来完成神经网络的预期功能；另一种利用硬件直接 完成，目前采用较多的是大规模集成电路和光神经网络两种方法。随着新器件的 发展，分子器件、超导器件也可能成为硬件实现人工神经网络的一个方向。一般的数字计算机的能力是用内存容量和计算速

27、度来表示，内存以能存储多 少个字节为标准，而计算速度可用每秒钟完成多少条指令来表示，一般以 MPS 为 单位。一个 MPS 为每秒可执行一百万条指令。至于人工神经网络，不管是用软件 模拟还是采用硬件实现，也有类似的指标。即人工神经网络系统存贮的联接权的 多少作为一个指标，以每秒钟能计算多少个连接权为其速度指标。对于实际的神 经网络，虽然每个神经细胞的计算速度是很慢的，但是由于其工作是并行的，所 以综合地看它的计算速度仍然是十分快的。人的大脑，可存贮连接权为 1012，每 秒钟能计算 1010 个连接权，而且存贮连接权数越多，每秒钟计算连接权的次数越 多，则生物体的智能程度也越高。很明显，用现代

28、计算机模拟的人工神经网络， 无论在容量和速度上都远远不能与生物系统相比拟。因此，提高计算速度和权的 存贮量是人工神经网络计算机实现的重要课题。虽然人工神经网络发展的第二次高潮是与人工神经网络的大规模集成电路实 现紧密地结合在一起，但是由于神经元之间复杂的互连和权的可修改、可存贮等 问题在电路实现中的困难，使人们希望在原有的数字计算机的基础上加入一些加 速板，或利用原有的软件能力和硬件能力来实现神经网络计算机。迄今为止在通 用计算机上开发了很多神经网络软件包，它们多数用高级语言编制的，但是用软 件来模拟的神经网络并不能达到真正的并行处理，在一般的计算机上运行速度不 可能很高，如果采用大型的高性能

29、计算机来完成，则价值昂贵，体积太大，因此 用硬件直接实现神经网络是必然的发展方向 4 。基于浮栅技术的 MOS 管具有多输 入信号控制，可变阈值，阈值可控，兼容结构，兼容工艺制作，功耗低，可简化 电路结构，节省芯片面积等优点，因此它对于实现高密度集成，尤其是神经网络 系统有着极其重要的意义。1.5 论文的主要内容及章节安排鉴于神经MOS晶体管的高功能度和应用前景，本文详细介绍了器件的结构特 点、工作原理及特性。重点分析了利用PSpice的模拟行为建模功能建立的等效 PSpice模型，并以此模型为基础，分析了一些神经MOS晶体管电路。基于现有的离散Hopfield神经网络的理论，利用这种新型器件

30、来进行硬件实现。本文的章节结 构及各章节内容如下：第一章主要介绍浮栅技术提出的背景，总结本文的研究目的和现实意义，强 调了神经MOS晶体管的优势和在神经网络方面的应用前景。第二章介绍了浮栅MOS器件单输入栅极浮栅MOS晶体管和多输入栅极浮 栅MOS晶体管。重点分析了神经MOS晶体管的基本结构、工作原理、特性，并简 单介绍了两种基于普通神经MOS晶体管的新型神经MOS晶体管钟控神经MOS管和开关共点耦合神经MOS晶体管。第三章主要是基于 PSpice 的模拟行为建模功能，建立神经 MOS 晶体管的等 效 PSpice 模型，并进行了仿真，通过对神经 MOS 晶体管构建的电路的分析和仿 真，充分显

31、示了神经 MOS 晶体管在降低功耗、简化电路结构及优化电路等方面的 优势。第四章介绍了现有的Hopfield神经网络的基本理论。其中又详细分析了离散Hopfield神经网络的模型、稳定性及在联想记忆方面的广泛应用。 第五章在现有离散Hopfield神经网络的理论基础上，提出了用神经MOS晶体管来实现离散Hopfield神经网络的硬件实现方法，并且利用神经MOS晶体管实现的胜 者为王电路来优化离散Hopfield神经网络的联想记忆的结果。最后，对本文所研究的内容进行了归纳和总结，并提出一些不足，今后还需 要进一步探讨和研究的内容，对未来的发展前景提出了展望。第 2 章 基于浮栅技术的神经 MOS

32、 晶体管的分析浮栅技术是一种虽提出较早却应用较晚的技术。浮栅技术真正被应用到实践 中是从 80 年代末期开始的，其最早的应用领域是在存储器方面。如今我们已很熟 悉的 EPROM、EEPROM、FLASH 存储器中的大部分都是基于浮栅技术的产品。 然而基于浮栅技术的神经 MOS 晶体管却将浮栅技术的发展和应用提到了另一个 高度。随着 ULSI 技术的飞速发展，拥有低功耗和高集成度等优点的浮栅技术具有 着更为广阔的应用前景。本章将对基于浮栅技术的单输入栅极浮栅 MOS 晶体管和 多输入栅极浮栅 MOS 晶体管（神经 MOS 晶体管）的结构、性能和原理进行详细 阐述。2 . 1 浮栅 MOS 晶体管

33、结构“浮栅”一词来源于一种特殊的 MOS 晶体管。浮栅 MOS 管结构及其电气符号 示于图 2.1，上层栅是控制栅，有外部电气连接。下层是浮栅，它被栅氧化层隔离， 控制栅和浮栅都是用多晶硅淀积成的，栅氧化层有两层，第一个栅氧化层位于衬 底和浮栅之间，第二个栅氧化层位于浮栅和控制栅之间，第一个栅氧化层在漏端 是很薄的，一般只有 10nm 左右，这正是 Fowler-Nordheim 隧道效应发生的地方， 故称该薄氧化层区域为隧道氧化层 7 。图 2.1浮栅 MOS 晶体管结构及其电气符号浮栅 MOS 晶体管的工作原理就是利用浮栅上是否储存有电荷或储存电荷的多 少来改变 MOS 管的阈值电压，从而

34、改变 MOS 管的外部特性。这个过程可描述如 下：当 MOS 管的漏、栅极加上足够高的电压（如 25V），源极及衬底接地时，漏 极及衬底之间的 PN 结反向击穿，产生大量的高能电子。这些电子穿过很薄的 SiO2 介质层堆积在浮栅上，从而使浮栅带有负电荷。如这一过程维持足够长，浮栅将 积累足够的电子。当移去外加电压后，浮栅上的电子由于没有放电回路，所以能 够长期保存。当浮栅上带有负电荷时，衬底表面感应的是正电荷，这就使得 MOS 管的开启电压变高。这时，原来能使 MOS 管导通的阈值电压加在此时的 MOS 管 栅极上，MOS 管将仍然处于截至状态。存储单元就是利用这一原理来存储二进制数据的。浮栅

35、上的电荷并不是不能改变，以下两种方法都可以改变浮栅上的电荷：第 一，通过紫外线长时间的照射，当用紫外线照射时，浮栅上的电子形成光电流而 泄放；第二，通过在漏、栅之间加一大的电压（漏极接电源正端，栅极接负端）， 这一大电压将在 SiO2 介质层中产生一强电场，将电子从浮栅拉回到衬底中，从而 实现浮栅电荷的修改 8 。随着浮栅技术的不断发展，其应用范围也从最初单一的存储器领域向着人工 智能、神经网络、自适应电路设计技术字处理器等领域扩展。当然，毫无疑问， 目前最大的应用领域还是在存储器方面。EPROM 是采用浮栅技术生产的可编程存储器。它的存储单元多采用 N 沟道叠 栅 MOS 管（SIMOS），

36、其结构如图 2.2 所示。当浮栅上没有电荷时，给控制栅加 上控制电压，MOS 管导通；而当浮栅上带有负电荷时，则衬底表面感应的是正电 荷，这使得 MOS 管的开启电压变高。如果给控制栅加上同样的控制电压，MOS 管仍处于截至状态。图 2.2 EPROM 存储单元 MOS 管剖面结构示意图由此可见，SIMOS 管可以利用浮栅是否累积有负电荷来存储二值数据。在写 入数据前，浮栅是不带电的，要使浮栅带负电荷，必须在 SIMOS 管的漏、栅极加 上足够高的电压（如 25V），使漏极及衬底之间的 PN 结反向击穿，产生大量的高 能电子。这些电子穿过很薄的氧化绝缘层堆积在浮栅上，从而使浮栅带有负电荷。 当

37、移去外加电压后，浮栅上的电子由于没有放电回路，所以能够长期保存。当用 紫外线或 X 射线照射时，浮栅上的电子形成光电流而泄放，从而恢复写入前的状 态。照射一般需要 15 到 20 分钟。为了便于照射擦除，芯片的封装外壳装有透明 的石英盖板。EPROM 的擦除为一次全部擦除，其数据写入需要通用或专用的编程 器。图 2.3 EEPROM 存储单元 MOS 管的剖面结构示意图EEPROM 也是采用浮栅技术生产的可编程存储器，其构成存储单元的 MOS 管的结构如图 2.3 所示。它与叠栅 MOS 管的不同之处在于浮栅延长区与漏区 N+ 之间的交叠处有一个厚度为 80（埃）的薄绝缘层，当漏极接地，控制栅

38、加上足 够高的电压时，交叠处将产生一个很强的电场，在强电场作用下，电子通过绝缘 层到达浮栅，使浮栅带负电荷。这一现象称为“隧道效应”，因此，该 MOS 管也 称为隧道 MOS 管。相反，当控制栅接地，漏极加一正电压，则产生与上述相反的 过程，即浮栅放电。与 SIMOS 管相比，隧道 MOS 管也是利用浮栅是否累积有负 电荷来存储二值数据的，不同的是隧道 MOS 管是用电擦除的，并且擦除的速度要 快得多（一般为毫秒数量级）。EEPROM 电擦除的过程就是改写过程，它是以字为 单位进行的。EEPROM 具有 ROM 的非易失性，又具备类似 RAM 的功能，可以随 时改写（可重复擦写 1 万次以上）

39、。目前，大多数 EEPROM 芯片内部都备有升压 电路。因此，只需要提供单电源供电，便可进行读、擦除/写操作，这为数字系统 的设计和在线调试提供了极大的方便 9 。快闪存储器是在 EPROM 和 EEPROM 基础上发展起来的非易失性存储器，具 有 EPROM 和 EEPROM 各自的优点，单元面积仅比 EPROM 大 10%15%，集成 度可以做到 EPROM 相当水平，同时也具有 EEPROM 在系统上再编程能力，因此 具有较高的灵活性 10 。快闪存储器存储单元的 MOS 管结构与 SIMOS 管类似，如 图 2.4。图 2.4 快闪存储器存储单元 MOS 管剖面结构示意图但是有两点不同

40、，一是快闪存储器存储单元 MOS 管的源极 N+区大于漏极 N+ 区，而 SIMOS 管的源极 N+区和漏极 N+区是对称的，二是浮栅到 P 型衬底间的氧 化绝缘层比 SIMOS 管的更薄。这样，可以通过在源极上加一正电压，使浮栅放电， 从而擦除写入的数据。由于快闪存储器中存储单元 MOS 管的源极是连在一起的， 所以不能象 EEPROM 那样按字擦除，而是类似 EPROM 那样整片擦除或分块擦除。 一般整片擦除只需要几秒钟，不像 EPROM 那样需要照射 15 到 20 分钟。快闪存 储器中数据的擦除和写入是分开进行的，数据写入方式与 EPROM 相同，需要输 入一个较高的电压，因此要为芯片

41、提供两组电源。一个字的写入时间约为 200s, 一般可以擦除/写入 100 次以上。2 . 2 浮栅 MOS 晶体管的等效模型从浮栅 MOS 晶体管诞生之日起，就有许多研究人员致力于研究它的等效模 型。所以时至今日，各种各样的等效模型层出不穷。这里将详细介绍最常用的一 种模型。如图 2.5 所示。其中， CPP 为两层多晶硅之间的电容； Cd 为浮栅和漏区之 间的电容；D 为隧道效应二极管，与常规二极管不同的是，它的电流-电压关系符 合隧道电流效应，并且是双向导通的； Ct 为隧道氧化层电容； Cs 为浮栅和源区间 的电容； Cb 为浮栅和衬底之间的电容。图 2.5 浮栅 MOS 晶体管等效模

42、型利用电荷守恒定律，我们可得到如下关系：V= CPP V+ Cd + Ct V+ Cs V+ Cb V(2.1)FGCGDSBCTCTCTCT其中VFG 为浮栅对地的电压，CT = CPP + Cd + Ct + CS + Cb(2.2)如果在浮栅中存有电荷量（数值）为 QFG 的负电荷，则由于负电荷的存在，浮 栅上的电位将降低。此时浮栅对地电压将修正为V= CPP V+ Cd + Ct V+ Cs V+ Cb V- QFG(2.3)FGCGDSBCTCTCTCTCT如果以 VFT 来表示相对于浮栅的阈值电压（即普通 MOS 管的阈值电压），则浮 栅 MOS 晶体管的导通条件是 VFG VFT

43、 。换句话就是说： VFG VFT 时，浮栅 MOS 晶体管导通；当 VFG VFT 时，浮栅 MOS 晶体管截止。浮栅 MOS 晶体管就是根据 这一原理工作的 11 。2 . 3 神经 MOS 晶体管的结构1992年日本东北大学的研究人员开发出一种新型神经MOS晶体管，这种晶体 管就是运用了浮栅技术的多输入栅MOS晶体管。它是基于晶体管功能度的提高， 尤其是智能化的概念而提出来的。这种器件能计算多个输入信号的加权和，并且 以这个加权和来控制晶体管的导通和截止。与常规MOS晶体管不同的是，在神经 MOS晶体管中，浮栅充当晶体管的“沟道”角色，当输入信号经过加权求和超过了 相对于浮栅的阈值电压时

44、，晶体管导通。可见神经MOS晶体管不仅仿制了神经元的多输入结构，而且模拟了神经元的功能.正是由于他的这种特性，使得他在神经 网络人工智能等方面有很大的应用。2 . 3 . 1 单管神经 MOS 晶体管一个 N 沟道神经 MOS 晶体管的基本结构如图 2.6 所示。图中同时给出了它的 版图、简化示意图和用于电路设计中的表示符号。神经 MOS 晶体管包含有两层多 晶硅和两层氧化层。图 2.6 N 沟道神经 MOS 晶体管结构简图、版图、符号浮栅由第一层多晶硅形成，浮栅下面是第一层栅氧化层；第二层多晶硅形成 一组多输入的控制栅。两层多晶硅之间由第二层氧化层隔离开来。第二层多晶硅 和浮栅之间可以作为一

45、组理想的电容器。加到多输入的控制栅上的信号通过电容 耦合和电荷感应到浮栅上。电容耦合和电荷感应程度的不同，使得输入信号的加 权率不同，最终由浮栅控制晶体管的导通和截止。需要指出的是：由于整个多晶硅浮栅由热氧化层覆盖，因此浮栅具有很好的 电荷长期保存特性，这使得器件在工作中，泄漏电流将不会引起电荷损失。这一 点和采用常规 MOS 器件，外接电容器作为权值存储的方式是完全不同的，这是因 为普通电容器中电荷的长期保存是不可能的 12 。QV1V2V3Vn1Qn+ + + + +-Q1C1 - C2 - C3 - -+ +C0 - -Q0-Q0Cn - -Qn图 2.7 神经 MOS 晶体管的电学参数

46、定义假设各栅极输入端与浮栅之间的耦合电容为 C1 , C2 , Cn 。浮栅与衬底之间的 电容为 C0 ，各电容上的存储电荷为 Q1 , Q2 , Qn 。根据图2.7，我们可以知道，在忽略漏极与源极的电容时，浮栅上的净电荷量(用 QFG 表示)为:nnnnQFG = Q0 + (-Qi ) = Ci (VF -Vi ) = VF Ci - CiVi(2.4)i=0i=0i=0i=0假设浮栅在工作中没有电荷注入，那么 QFG 等于浮栅上的初始电荷量。为了简化公 式，假设初始电荷为0，源和衬底接地，即 Vs = Vn = 0 ，利用电荷守恒的关系，则浮 栅上的电位(用 VFG 表示)为:nCiV

47、i + QFGV= i =1(2.5)FGCT一般情况下，QFG 可作为零来处理，这在热平衡条件下是有效的，并且在实际 电路中，可以像 EPROM 那样，利用紫外光照射去除浮栅中的电荷。2 . 3 . 2 互补型神经 MOS 晶体管如同普通 MOS 晶体管的 CMOS 互补结构一样，为了降低功耗、提高速度， 神经 MOS 晶体管也提出了其相应的互补结构。不同于常规的 CMOS 结构，在互 补神经 MOS 晶体管中，N 沟道和 P 沟道器件共用一个浮栅，其结构简图如图 2.8 所示，图中同时给出了它的版图和用于电路设计的表示符号。图 2.8 互补型神经 MOS 晶体管结构简图、版图、符号VDDP

48、NC1C2CnConV1V1V2V2CopVoutVnVna）电路b）简单电容模型图 2.9互补型神经 MOS 反相器由互补型神经 MOS 晶体管构成的反相器是构成浮栅数字电路的基本成分，其 在 A/D、软-硬件逻辑电路、神经网络等方面都有广泛的应用，下面将介绍互补神 经 MOS 晶体管构成的反相器的工作原理。图 2.9 a)所示为由 P 沟道浮栅 MOS 管 和 N 沟道浮栅 MOS 管构成的互补型浮栅 MOS 反相器，反相器各输入端电压和电 容耦合系数如图 2.9 b)所示，图中 Cop 和 C on ，分别为浮栅与衬底和浮栅与 n 阱之间 的电容。反相器浮栅上的电压(用 Vin 表示)为

49、:nCiVi + CopVddV = i =1 (2.6)innCi + Cop + C oni=1我们用 Vth 来表示由浮栅端看进去的反相器的阈值电压(开关电压)。那么当*Vin Vth 时，反相器导通；反之，就截止。如果将 V1 看作是输入电压，其它都看作 是控制电压的话，那么从第一个栅(也即唯一的输入栅)看进去的阈值(用 V 表示)th即为:nCi + Cop + Con V= i=1 V- Co p V- C2 V- -C n V(2.7)th*CthCddC2Cn1111即从 V1 输入端看进去的阈值电压是控制端电压和耦合电容的函数。因此，电路设计时可以保持 V 不变(例如可取 V

50、= VDD2 ，以获得高的噪声容限)，通过改thth变电容耦合系数之间的比例关系或改变控制端电压来调整电路相对输入信号的开 关阈值。图2.9所示的反相器是构成浮栅MOS数字电路的基本结构，其逻辑功能的 实现本质是改变该反相器相对于输入信号的阈值 13 。2 . 4 神经 MOS 晶体管的主要特点综上所述，神经MOS晶体管的主要特点是：(1)多输入信号控制；(2)可变阈值，阈值可控；(3)兼容结构，兼容工艺，神经MOS晶体管是建立在常规MOS器件基础上的多 输入端的浮栅MOS器件，因此不同于EEPROM等特种浮栅器件，它由通用的双层 多晶NMOS工艺或双层多晶硅-双层金属或双层多晶硅-三层金属工

51、艺即可加工完 成，不需额外的特种工艺。采用双层多晶硅工艺是为了实现输入耦合电容的精确 控制。(4)用在模拟电路中功耗低。由于神经MOS晶体管实行输入信号加权和操作， 是利用电容耦合效应，通过“电压模”方式实现的，因此除了充放电时有电流流 动外，没有电流流动，这比通常的利用电阻，通过“电流模”实现加权和的方式有很大的优越性。(5)可简化电路结构，节省芯片面积 1 。上述神经MOS晶体管的特点使得电路设计更加具有灵活性。将其用于逻辑电 路中，能够显著减少晶体管的数目和互连线的复杂度，解决VLSI的一些问题。最 后特点对于实现高密度集成有着极其重要的意义。由于晶体管的开关由加权求和 的结果控制，单个

52、晶体管就实现了人工神经网络的一个功能，使得神经MOS晶体 管在神经网络领域有独特的应用优势。基于上述提到的神经MOS晶体管的特点和 优势，本文的所介绍和设计的电路都是基于神经MOS晶体管进行的。2 . 5 新型神经 MOS 晶体管神经 MOS 晶体管相对于普通 MOS 晶体管有着不可替代的优势，但其缺点也 是显而易见的，而且有可能成为制约其今后大规模应用的因素。当器件尺寸缩小 时，特别是进入深亚微米阶段以后，热载流子效应会变得比较严重。当大量的热 载流子注入到浮栅时，将会影响浮栅的存储电荷量，导致器件工作状态的紊乱， 降低其工作可靠性；由于其采用电容耦合的工作方式，相对于常规 MOS 管来说会

53、 另外附加一个充放电过程，尤其在输入端较多或输入栅电容较大时问题会更加突 出。在这种情况下，器件工作速度的提高就会成为一个比较严重的问题。针对以 上提到的普通神经 MOS 晶体管所具有的缺点，研究人员又相继开发了一些新结构 的神经 MOS 晶体管。钟控神经 MOS 晶体管承袭了普通神经 MOS 晶体管的结构，其在结构上的改 进之处在于其浮栅不再是浮置的，而是通过一开关管将一控制信号连接至浮栅上， 以便对浮栅进行控制。当开关管导通时，外接控制信号便可对浮栅上电荷进行初 始化或刷新。图 2.10 为一个两输入的 N 型钟控神经 MOS 晶体管示意图，虚线框 内结构即为改进之处。图 2.10 两输入

54、钟控神经 MOS 晶体管结构示意图类似于动态电路，该结构的工作过程分为两个阶段：预充电阶段与评估阶段。 在预充电阶段开始时，首先对开关管 T 施加一正脉冲，使它导通。此时输入端应 接至固定电平，而非输入信号。当预充电阶段结束后，输入端再切换至输入信号。 控制端信号 Vin 通过开关管对浮栅进行预充电，即进行浮栅的初始化，对浮栅预置一初始电压。经过一定时间之后浮栅上的净电荷量达到稳定，此时预充电阶段结束。在评估阶段，开关管 T 断开，与此同时各输入端均由固定电平切换至随时间 变化的输入电平，输入电平以各自的加权率采用加权求和的方式叠加至浮栅上， 与浮栅预置电位一起共同决定浮栅的现行电位。在整个开

55、关管 T 断开期间，浮栅 总电位便随输入端信号的改变而改变，以最后决定器件的工作状态。文献14中建 立了这种钟控神经 MOS 晶体管的 PSpice 子电路模型，并利用该模型对由钟控神 经 MOS 晶体管构建的电路进行了实时模拟。开关共点耦合神经 MOS 晶体管也是在普通神经 MOS 晶体管的基础上开发的 一种新型的结构，见图 2.11 所示。由于它是受钟控神经 MOS 晶体管的启发而开 发的，所以结构和建模都类似于钟控神经 MOS 晶体管。图 2.11 开关共点耦合神经 MOS 晶体管结构示意图在这种结构中，将传输信号通道和功能控制通道分离，使传输信号通道仍然 采用电容耦合至浮栅，而功能控制

56、通道则采用传输们通过一点接入浮栅。从图中 可以看出，n 个控制端信号通过电压控制开关耦合至浮栅，这里电压控制开关的实 现采用传输门。开关共点耦合神经 MOS 晶体管的传输信号通道部分与钟控神经 MOS 管类似，两者不同之处只在于浮栅的引出端口数目不同。所以其工作过程也 分为两个阶段，即预置阶段和评估阶段。当传输门导通时，电路工作于钳位状态（预置状态）。在此状态下，浮栅电势是浮栅引出端控制信号共同作用的结果。由 于钟控结构的浮栅仅仅引出一个控制端，因此对于一般情况来说，特别是当应用 于数字电路时，对浮栅的控制仅仅体现在高电位和低电位上，而对于开关共点耦 合结构，由于浮栅引出了多个控制端，根据对控

57、制端加不同的控制电平以及对电 压开关管的导通与否的控制，可对浮栅实现多种电压的钳制，从而使器件的功能 度大大提高。文献15中建立了这种开关共点耦合神经 MOS 晶体管的 PSpice 子电路模型，并利用该模型对由开关共点耦合神经 MOS 晶体管构建的电路进行了实时 模拟。仿真的结果表明这种结构可以有效地消除热载流子注入对其工作可靠性的 影响，而且可以相对提高器件工作速度。2 . 6 小结神经 MOS 晶体管是一种具有多输入栅加权信号控制和阈值可调控的高功能 度的新型器件。本章主要分析了这种新型 MOS 管的基本结构和工作原理。基于神 经 MOS 晶体管的一些不足，现在研究人员提出了两种改进型的

58、神经 MOS 晶体管， 本章也进行了介绍。但是由于这两种新型的神经 MOS 晶体管研究还不广泛，资料 很有限，所以后面的设计主要还是基于普通神经 MOS 晶体管。第 3 章 神经 MOS 晶体管的建模及应用上一章我们对浮栅技术特别是神经 MOS 晶体管的介绍都只是对它们结构和 原理的叙述，虽然我们阐述了神经 MOS 晶体管这种特殊的新型器件的种种优点， 但也都是基于它的结构特性所进行的分析，这一章我们将用实际的电路和电路仿 真结果来证明这种神经 MOS 晶体管相对于普通 MOS 管的优越性。3 . 1 单管神经 MOS 晶体管的建模由于神经MOS晶体管结构上的独特性，PSpice程序不能对其电

59、路进行直接模 拟，因此，建立神经MOS晶体管的等效模型，使之能被PSpice程序正确模拟和仿 真也就成了首先需要解决的问题。前面我们已经介绍了神经MOS晶体管的基本结 构、版图以及电路符号，下面将给出它的等效电容模型，如图3.1所示，并由此推 导出其等效的PSpice模型 16 。G1C1CFSC2COX输入栅极 GnG2CN浮栅CFBCFDVVfsCDEPSBVD图3.1神经MOS晶体管等效电容模型图 3.1 中， Gi 是第 i 个输入栅极； Ci 是浮栅和第 i 个输入栅之间的电容；VD、 VS 和 VB 分别是漏、源和衬底的对地电压；CFD 和 CFS 分别是浮栅和漏、源之间的 覆盖电容；CFB 是浮栅和衬底之间沿着沟道边缘的覆盖电容；COX 是栅氧化层电容； CDEP 是耗尽层电容；S 是硅衬底的表面电势。根据电荷守恒定律，可得到式子 (3.1)。nQFG = Ci (VFG - Vi ) + CFD (VFG - VD ) + CFS (VFG - VS )i=1+ CFB (VFG - VB ) + COX (VFG - VS - 2F F )(3.1)其中， Vi 为第 i 个输入栅极的对地电压， F F 表示衬底硅的本征费米势，其他符号 的含义与前面介绍的相同。这里忽略了耗尽层电容 CDEP，且有F S = VS - VB + 2F F(3.2)式(3.1