间接补码阵列乘法器的设计组成原理课程设计报告

1、沈阳航空航天大学 课课 程程 设设 计计 报报 告告 课程设计名称：计算机组成原理课程设计计算机组成原理课程设计 课程设计题目：间接补码阵列乘法器的设计间接补码阵列乘法器的设计 院（系）：计算机学院 专 业：计算机科学与技术 班 级： 学 号： 姓 名： 指导教师： 完成日期：2015年1月16日 目目 录录 第第 1 章章 总体设计方案总体设计方案.1 1.1 设计原理.1 1.2 设计思路.2 1.3 设计环境.3 第第 2 章章 详细设计方案详细设计方案.5 2.1 顶层方案图的设计与实现 .5 2.1.1 创建顶层图形设计文件.5 2.1.2 器件的选择与引脚锁定.5 2.1.3 编译

2、、综合、适配.6 2.2 功能模块的设计与实现 .6 2.2.1 细胞模块的设计与实现.6 2.2.2 全加器模块的设计与实现.7 2.3 仿真调试 .10 第第 3 章章 编程下载与硬件测试编程下载与硬件测试.12 3.1 编程下载 .12 3.2 硬件测试及结果分析 .12 参考文献参考文献.14 附录（电路原理图）附录（电路原理图）.15 第 1 章 总体设计方案 1.1 设计原理设计原理 由于计算机采用补码做加减运算，所以设计阵列补码乘法器能避免码制转换， 提高机器效率。可以利用原码阵列乘法器来设计补码阵列乘法器，这时需要在计 算前先进行原码-补码的转换。乘法器的常规设计是适用“串行移

3、位”和“并行 加法”相结合的方法，这种方法并不需要很多器件。然而串行方法毕竟太慢，不 能满足科学技术对高速乘法所提出的要求。自从大规模集成电路问世以来，高速 的单元阵列乘法器应运而生，出现了各种形式的流水线阵列乘法器，它们属于并 行乘法器。阵列乘法器采用类似于人工计算的方法进行乘法运算。人工计算方法 是用乘数的每一位去乘被乘数，然后将每一位权值对应相加得出每一位的最终结 果。如图 1.1 所示，用乘数的每一位直接去乘被乘数得到部分积并按位列为一行， 每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值。将各次部分积 求和，即将各次部分积的对应数位求和即得到最终乘积的对应数位的权值。 011

4、010 * 001001 _ 011010 000000 000000 011010 000000 000000 _ 00011101010 图图 1.11.1 人工计算乘法示例人工计算乘法示例 阵列乘法器采用类似人工的计算方法来完成乘法计算。阵列的每一行送入乘 数的每一位数位，而各行错开形成的每一斜列送入被乘数的每一数位。该方案所 用加法器数量很多,但内部结构规则性强,标准化程度高, 适于用超大规模集成电路 的批量生产。 1.2 设计思路设计思路 1、整体部分：阵列乘法器采用的是先逐位求解部分积，由于求解每一位的 部分积是并行完成的，因此可以节省很多的计算时间，由于本课程设计要求的是 设计一

5、个六位乘六位的阵列乘法器，最高位为符号位，因此此阵列乘法器的整体 设计包括 25 个加法器模块，加法器模块中由一个与门和一个全加器构成，由四 个与门、两个异或门、一个三端接口的或门构成的全加器为底层设计，采用原理 图设计输入方式，所谓的全加器就是就是两个数 X、Y 及进位输入 CIN 相加可得 全加和 POUT 和进位输出 COUT，三个补码转换模块。 2、单元部分：设计整体框图中的每个细胞模块，每个模块实现的功能是计 算部分积和向高位的进位。 三、仿真部分：将整个电路连好之后即可进行仿真，用以验证设计是否正确。 四、下载部分：仿真成功之后即可进行此部分，在编译、调试之后形成的 *.bit 文

6、件即可下载到 XCV200 可编程逻辑芯片中，经硬件测试验证设计的正确性。 设被乘数和乘数（均为补码）分别为 A=（a6）a5a4a3a2a1，B=（b6） b5b4b3b2b1，其中 a6 和 b6 为符号位，用括号括起来表示这一位有负的位权值。 根据补码和真值的转换可以知道(如图 1.2 所示): 图图 1.2 补码和真值转换公式补码和真值转换公式 1.3 设计环境设计环境 （1）硬件环境硬件环境 伟福伟福 COP2000 型计算机组成原理实验仪型计算机组成原理实验仪 COP2000 计算机组成原理实验系统由实验平台、开关电源、软件三大部分组 成实验平台上有寄存器组 R0-R3、运算单元、

7、累加器 A、暂存器 B、直通/左移/右 移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、 微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展座、总线插 孔区、微动开关、逻辑笔、脉冲源、20 个按键、字符式 LCD、RS232 口。 COP2000 计算机组成原理实验系统各单元部件都以计算机结构模型布局，清 晰明了，系统在实验时即使不借助 PC 机，也可实时监控数据流状态及正确与否, 实验系统的软硬件对用户的实验设计具有完全的开放特性，系统提供了微程序控 制器和组合逻辑控制器两种控制器方式， 系统还支持手动方式、联机方式、模 拟方式三种工作方式，系统具备完善的

8、寻址方式、指令系统和强大的模拟调试功 能。 （2）EDA 环境环境 Xilinx foundation f3.1 设计软件设计软件是 Xilinx 公司的可编程期间开发工具，该系 统由设计入口工具、设计实现工具、设计验证工具三大部分组成（如图 1.3 所示） 。 设计入口工具包括原理图编辑器、有限状态机编辑器、硬件描述语言 （HDL）编辑器、LogiBLOX 模块生成器、Xilinx 内核生成器等软件。其功能是： 接收各种图形或文字的设计输入，并最终生成网络表文件。设计实现工具包括流 程引擎、限制编辑器、基片规划器、FPGA 编辑器、FPGA 写入器等软件。设计 实现工具用于将网络表转化为配置

9、比特流，并下载到器件。设计验证工具包括功 能和时序仿真器、静态时序分析器等，可用来对设计中的逻辑关系及输出结果进 行检验。 图图 1.3 Xilinx foundation f3.1 设计平台设计平台 COP2000 集成调试软件集成调试软件 COP2000 集成开发环境是为 COP2000 实验仪与 PC 机相连进行高层次实 验的配套软件，它通过实验仪的串行接口和 PC 机的串行接口相连，提供汇编、 反汇编、编辑、修改指令、文件传送、调试 FPGA 实验等功能，该软件在 Windows 下运行。COP2000 集成开发环境界面如图 1.4 所示。 图图 1.4 COP2000 计算机组成原理

10、集成调试软件计算机组成原理集成调试软件 第 2 章 详细设计方案 2.1 顶层方案图的设计与实现顶层方案图的设计与实现 顶层方案图实现阵列乘法器的输入/输出、以及乘法器的芯片连接等逻辑功能， 采用原理图设计输入方式完成，电路实现基于 XCV200 可编程逻辑芯片。在完成 原理图的功能设计后，把输入/输出信号安排到 XCV200 指定的引脚上去，实现芯 片的引脚锁定。 2.1.1 创建顶层图形设计文件创建顶层图形设计文件 顶层图形文件的设计实体主要由一个由全加器器和与门组成的芯片 （CELL）等模块组装而成的一个完整的可编程逻辑芯片 U37。而以上顶层图形 文件的设计可利用 Xilinx fou

11、ndation f3.1 中逻辑器件实现，顶层图形文件结构如 图 2.1 所示。 图图 2.1 阵列乘法器的设计图形文件结构阵列乘法器的设计图形文件结构 2.1.2 器件的选择与引脚锁定器件的选择与引脚锁定 （1）器件的选择）器件的选择 由于硬件设计环境是基于伟福 COP2000 型计算机组成原理实验仪和 XCV200 实验板，故采用的目标芯片为 Xilinx XCV200 可编程逻辑芯片。 （2）引脚锁定）引脚锁定 把顶层图形文件中的输入/输出信号安排到 Xilinx XCV200 芯片指定的引脚上 去，实现芯片的引脚锁定，各信号及 Xilinx XCV200 芯片引脚对应关系如表 2.1

12、所示。 表表 2.1 信号和芯片引脚对应关系信号和芯片引脚对应关系 图形文件中的输入图形文件中的输入/输出信号输出信号XCV200芯片引脚信号芯片引脚信号 A0P41 A1P40 A2P39 A3P38 A4P36 A5P35 B0P47 B1P48 B2P49 B3P50 B4P53 B5P54 Q0P178 Q1P152 Q2P147 Q3P125 Q4P124 Q5P109 Q6P108 Q7P107 Q8P99 Q9P93 Q10P78 2.1.3 编译、综合、适配编译、综合、适配 利用 Xilinx foundation f3.1 的原理图编辑器对顶层图形文件进行编译，并最 终生成网

13、络表文件，利用设计实现工具经综合、优化、适配，生成可供时序仿真 的文件和器件下载编程文件。 2.2 功能模块的设计与实现功能模块的设计与实现 定点原码一位乘法器的底层设计包括控制器（运算控制电路） 、一个由寄存 器和与门组成的芯片、加法器及两个寄存器的实现由 Xilinx XCV200 可编程逻辑 芯片分别实现。 2.2.1 细胞模块的设计与实现细胞模块的设计与实现 该模块主要用于求解部分积、低位的进位的输入求和、向高位的进位以及本 位积。 （1）创建细胞模块设计原理图。创建细胞模块设计原理图。控制器原理结构如图 2.2 所示： 图图 2.2 细胞模块逻辑框图细胞模块逻辑框图 （2）创建元件图

14、形符号）创建元件图形符号 为能在图形编辑器（原理图设计输入方式）中调用 CONTROLER 芯片，需 要为 CONTROLER 模块创建一个元件图形符号，可利用 Xilinx foundation f3.1 编 译器中的如下步骤实现：Tools=Symbol Wizard=下一步。其中 X、Y 为被乘数 与乘数，CI 为地位的进位，CO 为向高位的输出。PAT 为部分积。该元件图形符 号如图 2.3 所示： 图图 2.3 细胞模块元件图形符号细胞模块元件图形符号 2.2.2 全加器模块的设计与实现全加器模块的设计与实现 本设计需要用到全加器，目前在数字计算机中实现两个二进制之间的算术运 算无论

15、是加、减、乘、除，都是化做若干步加法运算进行的。因此，加法器是构 成算术运算器的基本单元。将两个多位二进制数相加时，除了最低位以外，每一 位都应考虑来自低位的进位，即将两个对应位的加数和来自低位的进位 3 个数相 加，这种运算成为全加，所用电路称为全加器。由于在 XilinxXilinx foundationfoundation f3.1f3.1 的元件库中未找到单全加器芯片，因此需要自行设计全加器并封装成芯片使用。 （1）全加器的逻辑设计。全加器的逻辑设计。首先先要写出全加器的真值表，根据真值表设计 逻辑电路。 表表 2.22.2 全加器真值表全加器真值表 XYCISCO 0 0000 00

16、110 01010 01101 10010 10101 11001 11111 （2）列出逻辑表达式并化简）列出逻辑表达式并化简 列出表 2.1 对应 S、CO 的卡诺图，如图 2.4 所示： 图图 2.42.4 全加器卡诺图全加器卡诺图 采用合并零并求反的化简方法化简。得到 S 和 CO 的逻辑表达式： 0 110 010 1 AB CI 00 10 11 10 0 1 CO 0 101 101 0 AB CI 00 10 11 10 0 1 S S=(+ACI+BCI+AB) A B CIBACI CO=(+) A BB CIA CI （3）全加器的逻辑电路）全加器的逻辑电路 选用基本的逻

17、辑元件，按照上面两个表达式连接电路，如图 2.5 所示： 图图 2.5 全加器逻辑电路图全加器逻辑电路图 （4 4）创建元件图形符号）创建元件图形符号 完成了全加器的逻辑电路设计之后，为方便在其它电路模块里应用，可将逻 辑电路图封装成全加器芯片，该全加器芯片为三输入二输出芯片。该芯片符号如 图 2.5 所示。 图图 2.62.6 全加器图形符号全加器图形符号 (5)(5) 加法器逻辑电路加法器逻辑电路 （6 6）功能仿真）功能仿真 对创建的全加器器模块进行功能仿真，验证其功能的正确性，可用 Xilinx Foundation f3.1 编译器 Simulator 模块实现。仿真结果如图 2.7

18、 所示： 图图 2.7 全加器仿真结果全加器仿真结果 2.3 仿真调试仿真调试 仿真调试主要验证设计电路逻辑功能的正确性，本设计中主要采用功能仿真 方法对设计的电路进行仿真。 （1）建立仿真波形文件及仿真信号选择）建立仿真波形文件及仿真信号选择 功能仿真时，首先建立仿真波形文件，选择仿真信号，对选定的输入信号设 置参数，对波形的现实比例进行调整。 （2）功能仿真结果与分析）功能仿真结果与分析 功能仿真波形结果如图 2.8 所示，仿真数据结果如表 2.3 所示。通过对输入 数据进行人工计算并与仿真结果进行对比，可以看出功能仿真结果是正确的，进 而说明电路设计的正确性。但是仅仅凭借波形的正确与否不

19、能完全判定设计的合 理性，因此在下载到硬件实现的过程中，还要考虑硬件配置的问题，例如硬件的 时钟脉冲是上升沿还是下降沿，因此在仿真时，要以硬件配置为依据，根据芯片 的引脚，以及其它的硬件参数在设计好的电路的基础上进行模拟，这样才能保证 或者说减小下载到实际芯片后失败的几率。 图图 2.8 阵列乘法器功能仿真波形结果阵列乘法器功能仿真波形结果 表表 2.3 阵列仿真数据阵列仿真数据 输入(t=1us)电平 G0 A00 A11 A20 A31 A41 A50 B01 B10 B20 B31 B40 B50 经人工计算这个两个六位二进制数 011010*001001 的结果为：0001110101

20、0 与仿真结果完全 相同，因此可基本确定该电路设计合理正确。 第 3 章 编程下载与硬件测试 3.1 编程下载编程下载 利用 COP2000 仿真软件的编程下载功能，将得到.bit 文件下载到 XCV200 实 验板的 XCV200 可编程逻辑芯片中。 3.2 硬件测试及结果分析硬件测试及结果分析 利用 XCV200 实验板进行硬件功能测试。阵列乘法器的输入数据通过 XCV200 实验板的输入开关实现，输出数据通过 XCV200 实验板的数码管实现， 其对应关系如表 3.1 所示。 表表 3.1 XCV200 实验板信号对应关系实验板信号对应关系 引脚作用引脚作用XCV200XCV200 芯片

21、引脚信号芯片引脚信号XCV200XCV200 实验板实验板 A0 K4：0 A1 K4：1 A2 K4：2 A3 K4：3 A4 K4：4 被乘数被乘数 A5 K4：5 B0 K3：0 B1K3: 1 B2 K3：2 B3 K3：3 B4 K3：4 乘数乘数 B5 K3：5 接地接地G K4：7 输入参数作为输入数据，逐个测试输出结果，即用 XCV200 实验板的开关 K0 和 K1 控制数据输入，同时观察数码管的显示结果，得到如图 3.1 所示的硬件 测试结果。 图图 3.1 硬件测试结果图硬件测试结果图 经人工计算验证可以看出硬件测试结果是正确的，说明电路设计完全正确， 由此可知结果验证正确，间接补码阵列乘法器设计成功。 参考文献 1 李景华. 可编程程逻辑器件与 EDA 技术M.北京：东北大学出版社，2001 2 王爱英.计算机组成与结构(第 4 版)M.北京：清华大学出版社，2006 3 范延滨.微型计算机系统原理、接口与 EDA 设计技术M.北京：北京邮电大学 出版社，2006 4 莫正坤.计算机组成原理M.武汉：华中理工大学出版社,1996 5 江国强.EAD 技术习题与实验M.北