数字电子钟课程设计

1、四川航天职业技术学院电子工程系课程设计专业名称:g1而用电子技术21班课程名称:数字电子技术课题名称:数字申，子钟课程设计设计人员:指导教师:19年 月日数字电子钟课程设计课程设计任务书、课题名称：数字电子钟课程设计、技术指标：1、根据技术指标设计原理图，根据原理图计算元件参数。2、列出所用元件清单，安装设计电路。3、安装调试电路，记录测试的参数指标4、撰写设计报告。三、要求：(1)时间以24小时为一个周期，显示满刻度为 23时59分59秒。(2)各用2(3)具有手动校时、校分功能，可以分别对时及分进行单独校时，使其 校正到标准时间。(4)计时过程具有报时功能，当时间到达正点前10秒进行蜂鸣报

2、时,蜂鸣响一秒停一秒地响五次。(5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信 号。指导教师:学 生：电子工程系年月日摘要在生活中的各种场合经常要用到电子钟，现代电子技术的飞跃发展，各类智能化产品相应而出，数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。数字钟是一个将“ 时” ， “分” ， “秒”显示于人的视觉器官的计时装置。它的计时周期为 24 小时，显示满刻度为 23 时 59 分 59 秒，另外应有校时功能和、报时、整体清零等附加功能。干电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，整体清零电路，整点报时电路组成

3、。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器” ， “秒计数器”采用 60 进制计数器，每累计60 秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计60 分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器” 。 “时计数器”采用24进制计时器，可实现对一天24小时的累计。计数器用的是74ls9q译码显示电路将“时” 、 “分” 、 “秒”计数器的输出状态送到七段显示译码器译码，通过六位 led七段显示器显示出来。整点报时电路时根据计时系统的

4、输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。整体清零电路是根据74ls90计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对“时” 、 “分” 、 “秒”显示数字清零。校时电路时用来对“时” 、 “分” 、 “秒”显示数字进行校对调整的关键词分频 计数 译码 报时 清零 校时校分触发 逻辑引言1 设计目的 72 设计任务 72.1 设计指标 72.2 设计要求 72.3 方案的对比 83 数字电子钟的组成8.3.1 数字钟的基本逻辑功能框图 83.2 秒信号发生器（振荡器及分频电路） 93.3 时、分、秒计数器电路103.4 译码显示电路 103.5 校时电路

5、103.6 正点报时电路103.7 清零电路 104 数字钟的电路设计 10.4.1 秒信号发生器的设计 104.2 计数电路的设计124.2.1 六十进制计数器 124.2.2 二十四 进制 计数器 134.2.3 计数器的组间级联问题 144.3 译码显示电路 154.4 校时电路的设计 154.5 正点报时电路的设计154.6 清零电路的设计 174.7 数字电子钟的整体电路174.8 设计、 调试要点 175 元器件 185.1 实验元器件清单185.2 芯片内部结构图及引脚图 186 电路的装配与调试过程186.1 电路焊接 186.2 调试过程 187 课程设计的收获、体会和建议1

6、87.1 设计实验出现的问题及解决18.7.2 设计体会 197.3 设计建议 20附录 元件清单 21附录一方案一 21附录二方案二 22附录三元件清单 23附录四元件管脚图 23引言数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长是使用寿命，因此得到了更广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路1 设计目的此次设计数字电子钟就是为了了解数字电子钟的原理，掌握数字钟的设计方法，熟悉集成电路的使用方法。从而学会制作数字电子钟。而且通过数字电子钟的制作进一步的了解各种在制作中用到的

7、中小规模集成电路的作用及实用方法，再通过使用 proteus仿真技术，实际运用能力，独立完整地设计具有一定功能的电子电路。 。且由于数字钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理和使用方法。2 . 设计任务2.1 设计指标设计一个有“时”，“分”，“秒” （23小时 59分 59秒）显示且有校时功能的电子钟；2.2 方案对比方案一：（附录一）（ 1 ）采用晶体振荡器晶体振荡器电路给数字钟提供一个频率稳定准确的32768h z的方波信号，可保证数字钟的走时准确及稳定。2 ）用 cd4060 和 d 触发器作分频器数字钟的晶体振荡器输出频率较高，为了得

8、到 1hz 的秒信号输入，需要对振荡器的输出信号进行分频。 cd4060 在数字集成电路中可实现的分频次数最高，而且cd4060还包含振荡电路所需的非门，使用更为方便。 cd4060 计数为 14 级 2 进制计数器，可以将 32768hz 的信号分频为 2hz ， 其次cd4060 的时钟输入端两个串接的非门， 因此可以直接实现振荡和分频的功能。 d 触发器是构成二分频的计数器，这样就得到了 1 hz 秒脉冲信号。（ 3 ）采用74ls90 做计时器方案二：（附录二）（ 1 ）采用555 构成的多偕振荡电路振荡器电路选用 555 构成的多偕振荡器，设振荡频率f=1000hz ，其中的电位器可

9、以微调振荡器的输出频率。（ 2 ）用74ls90 作分频器通常实现分频器的电路是计数器电路， 一般采用多级10 进制计数器来实现。 分频器的功能有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需的信号。选用中规模集成电路74ls90 可以完成以上功能。 如图所示， 将 3 片 74ls90 级联， 每片为 1/10分频，三片级联正好获得1hz 的标准秒脉冲。（ 3 ）采用74ls90 做计时器方案对比 ： 秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，而由于用 555 组成的频率发生器电路不稳定，而相对方案一而言，电路较为复杂，所以我们采用方案一：二十四进制电路和

10、六十进制电路都是用两个 74ls90组，七进制电 路同样用一个74ls90,输入方波信号是用晶体振荡器提供，译码驱动器是用cd4511。分频器采用一片 cd4060 和一片 74ls90 组成， 分频后输出 1hz 的方波信号。 如图 1 所示。3、数字电子钟的组成数字电子钟主要由以下几个部分组成：秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，正点报时电路，清零电路组成。3.1 数字钟的基本逻辑功能框图回回回回回叵tttttt译码驱动谋硼动诲码蓑动译硼动译礴动译吸动xxxxxx时十位 口 时个位一|分十位1分个位_|秒+位1秒个位调校时调校分晶体振荡电路 _3-* 分频器电路近1

11、一k 分频器电路 四图1数字钟的基本逻辑功能框图3.2 秒信号发生器秒信号发生器主要有晶体振荡器和分配器电路组成。(1)晶体振荡器电路晶体振荡器电路给数字电路提供一个频率稳定准确的32768hz的方波信号，可保证数字电子钟的走时准确及稳定，不管是指针式的电子钟还是数字显示的电子钟都使用晶 体振荡器电路。分频器电路分频器电路将32768hz的高频方波信号经32768 (215)次分频后得到1hz的方波信 号供秒计数器进行计数。分频器实际上也是计数器。分频器主要是由cd4060和触发器组成。cd406ctt一振荡器和14级二进制用行计数器位组成，振荡器的结构可以是rc或晶振电路，cr为高电平时，计

12、数器清零且振荡器使用无效。所有的计数器位均为主从触 发器。在cp1c口 cp0)的下降沿计数器以二进制进行计数。 在时钟脉冲线上使用斯密特触 发器对时钟上升和下降时间无限制。故分频器中的触发器只需是二分频的就行了，这里 使用的是用d触发器构成的 触发器。3.3 时、分、秒计数器电路时、分、秒计数器电路由秒个位和秒十位，分个位和分十位及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器，分个位和分十位计数器为 60 进制计数器，而时个位和时十位为 24 进制计数器。3.4 译码显示电路(1) 译码驱动电路译码驱动电路将计数器输出的 8421bcd 码转换为数码管需要的逻辑状态， 并且为保 证

13、数码管正常工作提供足够的工作电路(2) 数码管电路数码管通常有发光二极管(led数码管和液晶(lcd数码管，本设计提供的为led 数码管，共阴极。在每两个数码管之间接入一个大约500q的电阻来限制数码管的电流来保护数码管 3.5 校时电路通过开关， 触发器， 逻辑门组成的校时电路来校时。 校时电路时用来对 “时”、 “分”、“秒”显示数字进行校对调整的3.6 正点报时电路通过蜂鸣器，触发器，逻辑门组成的正点报时电路来报时。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。3.7 清零电路通过开关，电源，逻辑门等组成的清零电路对电路整体清零。整体清零电路是根据7

14、4ls90计数器在2,3脚均为1时清零的特点用电源，开关和逻辑门组成的清零电路对 “时” 、 “分” 、 “秒”显示数字清零。4. 数字钟的电路设计4.1 秒信号发生器的设计(1) 晶体振荡器电路晶体振荡器组成的振荡器电路如图 2 所示，电路通过cmos 非门构成的输出为方波的数字式晶体振荡电路。xtal1 n r14542.7kh2out a图2晶体振荡器电路晶体振荡器一般是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图 1.3 所示电品铝！过cmos非门ui与晶体、电容和电阻构成晶体振荡器电路，u2实现整形功能，将振荡器输出近似正弦波的波形转换为较理想的方波。输出反馈电阻r1为非门

15、提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容c1、c2与晶体构成一个谐振型网络，完成对振荡频率的控制能力，同时提供了一个180相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率 稳定性及准确性，从而保证了输出频率的稳定和准确。晶体 xtal的频率选为32768hz。由于cmos电路的输入阻抗极高，因此反馈电阻 r1可选为1mq10mq。本设计中取10mq。较高的反馈电阻有利于提高振荡频率的稳定性。至于电路中的电容 均采用可调电容，将其调至30pf。分频电路通常数字电子钟的晶体振荡器输出频率高，为了得到1 hz的秒信号输入，需要对振荡

16、器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级 2进制 计数器来实现。将32768hz的振荡信号分频为1 hz的分频倍数为32768 (215),即实现 该分频功能的计数器相当于15极2进制计数器。这里用一个14级2进制计数器和一个1 级2进制计数器。cd4060在数字集成电路中可实现的分频次数最高， cd4060计数为14级2进制计 数器。本设计中采用cd4060来构成14级再通过一个d触发器来实现输出1hz的信号 如图3所示30pfhh10741.s741hzxi30pf11 r32768hz 22mc312it)图3秒信号发生器4.2 计数电路的设计由6个74ls9

17、0计数器组成的时分秒的计数电路，74ls90是4位二进制同步加计数 器，它的设置为多片集成计数器的级联提供方便。它具有异步清零，同步并行置数，保 持和计数的功能。4.2.1 六十进制的计数器电路秒计数和分计数单元为60进制计数器，其输出为8421bcd码。采用十进制计数器 74ls90来实现时间计数单元的计数功能。由图可知， 74ls90为异步清零计数器，有异 步清零端2,3脚(高电平有效)。(1)秒计数器电路的电路图如图4所示秒个位计数单元为10进制计数器，无需进制转换，当 qaqbqcqd变成1010时，通 过与非门把它的清零端变成0 ,计数器的输出被置零，跳过 1010到1111的状态，

18、又从 0000开始，如此重复。秒十位计数单元为6进制，当qaqbqcqd变成0110时，通过与非门把它的清零端变 成0,计数器的输出被置零，跳过 0110到1111的状态，又从0000开始，如此重复，十 位和个位合起来就是60进制。同时秒十位上的0110时，要把进位信号传输给“分”个 位的计数单元。图4 60进制计数器(2)分计数器分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元，电路图如图 4所示4.2.2 二十四进制计数器电路时计数单元为24进制计数器，具输出为8421bcd码。采用十进制计数器74ls90 来实现时间计数单元的计数功能。时计数器电路

19、的电路图如图5所示u12u11了7壮网 n图5 20进制计数器当“时”十位的qaqbqcqd为0000或0001时，“时”的个位计数单元是十进制计 数器，当个位的qaqbqcqd到1010时，通过与非门使得个位74ls90上的清零端为0 , 则计数器的输出直接置零，从 0000开始。当十位的qaqbqcqd为0010时，通过与非门 使得该74ls90的清零端为0 , “时”的十位又重新从0000开始，此时的个位计数单元变 成4进制，即当个位计数单元的 qaqbqcqd为0100时，就要又从0000开始计数，这样 就实现了 “时” 24进制的计数。4.2.3 计数器的组间级联问题秒计数器与分计数

20、器的级联：“秒”十位的qc接“分”个位的输入 a, 74ls90是 下降沿触发的，当“秒”十位的 qc从1变成0时，“分”的个位触发，进行计数。分计数器与时计数器的级联：“分”十位的qc接“时”个位的输入a, 74ls90是下降沿 触发的，当“分”十位的qc从1变成0时，“时”的个位触发，进行计数。当加上校时电路时，因为有两个输入给同一个 a,则这时需要用到或门。 级联电路图如图6所示。1.111图6计数器的组间级联4.3 译码显示电路选才？ cd4511作为显示译码电路；选择 led数码管作为显示单元电路。由 cd4511把 输进来的二进制信号翻译成十进制数字，再由数码管显示出来。计数器实现

21、了对时间的 累计并以8421bcd3的形式输送到cd4511芯片，再由4511芯片把bcd转变为十进制 数码送到数码管中显示出来。如图 4,图5,图6所示。4.4 校时电路的设计数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路， 并采用正常计时信号与校正信号可以随时切换的电路接入其中。开关打向下时，校正信 号和0相与的输出为0,而开关的另一端接高电平，校时信号可以顺利通过接通，电路处 于校时状态；开关打向上时，情况正好相反，电路处于正常工作状态。如图 8所示。图7校时电路4.5 正点报时电路的设计电路应在正点前10秒钟内开始整点报时，即当时间在 59分50秒到59分59

22、秒期间 内，蜂鸣器响一秒停一秒的响五次，报时电路控制报时信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变， 分别为5、9和5,因此可将分计数器十位的 1和q、个位的蠢和q,秒计数器十位的 q和q和秒个位的反相相与，从而产生报时控制信号。如图 8所示。vcc5vu14ru13act74ls74du6u3u712674ls90n74ls90nvddu17a1pr5v74ls74dr01r02r91r92qa qb qcqdr01r02r91r92inainbqaqb qcqdbuzze200 hz67232129811刁jna4 inbr01r02r91r92ina

23、inbqaqbqcqd1clk彳 _1clru5u1014114inainbr01r02r91r9274ls90n74ls90n-1clk-1clru25a74ls08nqaqb qcqd129811u23a74ls08n图8正点报时电路4.6 清零电路的设计如图9所示inav121khz5 v74ls90n74ls90ngndu18a74ls4du25 au23 ar01r02r91r92qa qbqc qdr01r0214 |l 1 .inb图9清零电路inainbr01r02r91r92qa qbqc qd74ls90n14 1-4： ,2r01r02inainbr02r91r925vq

24、a qbqc qdqa qbqc qdinar01r02qa qbqc qdinainbr01r02qaqbqcqd74ls90nr91r92r91r92r91r9274ls90n74ls90nu17a74ls74d4.7 数字电子钟的整体电路如附录方案一所示4.8 设计、调试要点组装电子钟，注意，器件管脚的连接一定要准确，“悬空端”、“清0端”、“置1端”要正确处理，调试步骤和方法如下：(1)可以先将系统划分为振荡器、计数器、分频器、译码显示等部分，对它们分别进行 设计与调试，最后联机统调。(2)各部件设计安装完毕后，用示波器或频率计观察石英晶体振荡器的输出频率(3)将晶振输出的脉冲信号送入

25、分频器，用示波器或频率计观察分频器的输出频率是否 达到设计要求。(4)将频率为1hz的标准秒脉冲信号分别送入“时“分”、“秒”计数器，检查各级计数 器的工作状况。(5)将合适的bcd码分别送入各级译码显示器的输入端，检查数码显示是否正确。各 部件调试正常后，进行组装联调，检查校准电路是否可以实现快速校时，最后对系统进 行微调。( 6)当分频器和计数器调试正常后，观察电子钟是否正常地工作。5 元器件5.1 实验元器件清单(详见附录三)5.2 芯片内部结构图及引脚图(详见附录四)6 电路的装配与调试过程6.1 电路焊接(1)根据设计好的电路图，进行焊接电路(2)在焊接电路前，先在万能板对整个电路进

26、行电路的布局，尽量做得整洁美观。(3)焊接电路时，一定要给芯片提供工作电压，要有统一的电源走线，地线走线。(4)焊接电路时， 要胆大心细， 别焊错脚了。 能尽量走线的就尽量走线， 不能的就接导线， 导线刚刚好就行了，不能过长。(5)焊点要合格，不能出现虚焊等情况，否则会接触不良6.2 调试过程(1)可以分模块调试，分成秒信号发生器电路，秒计数器和显示电路，分计数器和显示电路，时计数器和显示电路，校时电路，正点报时电路，清零电路七大模块来调试(2)整体调试(3)调试过程中若发现故障，仔细检查并处理故障7 课程设计的收获、体会和建议7.1 设计实验出现的问题及解决(1)对电路进行设计的时候，由于对

27、许多集成芯片都不是很熟悉，特别是 cd4060,晶 体振荡器和74ls08,就连平时常用的74ls74, 74ls30都不能说出他们到底是什么集成 芯片，导致设计的时候要经常翻阅资料，减慢了设计进程。后来将每个芯片的管脚都写在同一张纸上，这样忘记了就可以随时看，对于设计有很大的帮助；(2)原本是打算用74ls193可加可减计数器来设计电子钟的，可是，有一个关键问题不能够很好的解决， 就是从 0 变回 9 难以实现， 所以我们后来决定放弃用 193 转而用 74ls90 来设计；( 3)在设计完成后，我们就开始按照设计电路图进行焊接。然而，由于上学期电子工艺实习的时候基本功夫没有练扎实，导致走线

28、走得不那么好看，有时候还将电路板上面的铜片焊出来，这使得我们的工艺大打折扣；（ 4）由于缺乏焊接前的布线准备，导致电路的布局非常的乱，而且走线的时候没有考虑到每块芯片都要供电与接地，所以我们就只走了一条地线与一条电源线，使得随后的飞线很多而且很乱，最终导致检查电路的时候非常麻烦，使原本可以很快搞掂的问题复杂化了。但是这个致命的错误一旦出现就已经无法挽回，我们只好将这个作为经验，来指导以后的实验以及设计。（ 5）接线的时候，由于电路板很小，我们就尽量减短导线的长度以增强美观。但是，这样就增加了焊接的难度，所以我们必须用镊子来焊接；（ 6）当我们以为将所有的线都焊接好的时候，插上电源，很惊讶地发现

29、显示器一点反应都没有！然而，我们就开始检查，竟然发现我们每个芯片的高低电平都没有接！这么的粗心大意的，这是我们以后都必须注意的。（ 7）当显示器正常的显示时，我们却发现了时计数上出现了20 进制的问题，每到 19 就直接跳到00。后来经过检查，发现原来我们的接线是完全没有错的，郁闷的是我们打印出来的电路图比之前仿真的多了一条线，就是这条线接入了 74 的反向输入端。当我们将这条线拆下来后，我们的电子钟很好的实现它预期的功能。7.2 设计体会大二我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次对数字钟的设计与制作，让我们了解了电路的设计程序， 也

30、对数字钟的原理与设计理念有了一定的了解。 我们知道了如何设计出 1hz 的信号，也对时分秒的设计有了一定的了解，并且知道在实际电路一般步骤为由数字钟系统组成框图按照信号的流向分级安装，逐级级联，这里的每一级是指组成数字钟的各功能电路。级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。对于焊接的工艺，我们还是看到了自己很大的不足，还有是线路的布置设计，没有经过很好的思考，这在电子设计也是一个大忌，因为电子设计的理念是要求集成度高，精简，方便检查。如果布局太乱的话会影响错误的检测还有的是美观。同时，在此次的数字钟设计过程中，我们更进一步地熟悉了芯片的结构及掌握了

31、各芯片的工作原理和其具体的使用方法，也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是我们对待问题时的态度和处理事情的能力。至于设计的成绩无须看的太过于重要，而是设计的过程，设计的思想和设计电路中的每一个环节，电路中各个部分的功能是如何实现的。各个芯片能够完成什么样的功能，使用芯片时应该注意那些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。此外，我们也深刻地体会到设计一个电路前先进行仿真的重要性，更深有体会，最后的成品不一定与仿真时完全一样，所以，在设计时应考虑两者的差异。例如仿真的连接示意图中，往往没有接高电平的 16 脚或 14 脚以及接低电平的 7 脚或 8 脚，因此在实际的电路连接中往往容易遗漏。 又例如 74ls90 芯片， 其本身就是一个十进制计数器， 在仿真电路中必须连接反馈线才能正常显示，而在实际电路中无需再连接，因此仿真图和电路连接图还是有一定区别的。还有仿真的时候，有一些芯片都是与集成的芯片管脚不是对应的，在接线的时候最好画出集成芯片的接线图，这样会使得焊接更加快捷、方便、有质量。最