数字电路的基础知识

1、（2-1） 数字信号和模拟信号数字信号和模拟信号 电子电路中的信号电子电路中的信号 模拟信号模拟信号 数字信号数字信号 时间连续的信号时间连续的信号 时间和幅度都是离散的时间和幅度都是离散的 （2-2） 模拟信号：模拟信号： t u 正弦波信号正弦波信号 t 锯齿波信号锯齿波信号 u （2-3） 研究模拟信号时，我们注重电路研究模拟信号时，我们注重电路 输入、输出信号间的大小、相位关系。输入、输出信号间的大小、相位关系。 相应的电子电路就是模拟电路，包括相应的电子电路就是模拟电路，包括 交直流放大器、滤波器、信号发生器交直流放大器、滤波器、信号发生器 等。等。 在模拟电路中，晶体管一般工作在模

2、拟电路中，晶体管一般工作 在放大状态。在放大状态。 （2-4） 数字信号：数字信号： 数字信号数字信号 产品数量的统计。产品数量的统计。 数字表盘的读数。数字表盘的读数。 数字电路信号：数字电路信号： t u （2-5） 研究数字电路时注重电路输出、输研究数字电路时注重电路输出、输 入间的逻辑关系，因此不能采用模入间的逻辑关系，因此不能采用模 拟电路的分析方法。主要的工具是拟电路的分析方法。主要的工具是 逻辑代数，电路的功能用真值表、逻辑代数，电路的功能用真值表、 逻辑表达式及波形图表示。逻辑表达式及波形图表示。 在数字电路中，三极管工作在开关在数字电路中，三极管工作在开关 状态，即工作在饱和

3、和截止状态。状态，即工作在饱和和截止状态。 （2-6） 第二章第二章 门电路和组合逻辑电路门电路和组合逻辑电路 2.1 概述概述 2.2 分离元件门电路分离元件门电路 2.3 ttl集成门电路集成门电路 2.4 mos门电路门电路 2.5 逻辑代数逻辑代数 2.6 组合逻辑电路分析组合逻辑电路分析 2.7 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路 2.8 几种常用的中规模组件几种常用的中规模组件 （2-7） 2.1 概述概述 在数字电路中，门电路是最基本的逻在数字电路中，门电路是最基本的逻 辑元件。门电路的输入信号于输出信号之辑元件。门电路的输入信号于输出信号之 间存在一定

4、的逻辑关系，所以门电路又称间存在一定的逻辑关系，所以门电路又称 逻辑门电路。门电路是用以实现逻辑关系逻辑门电路。门电路是用以实现逻辑关系 的电子电路，与基本逻辑关系相对应，门的电子电路，与基本逻辑关系相对应，门 电路主要有：电路主要有：与门与门、或门或门、与非门与非门、或非或非 门门、异或门异或门等。等。 在数字电路中，门电路的输入输出信在数字电路中，门电路的输入输出信 号都是用电位（电平）的高低来表示。一号都是用电位（电平）的高低来表示。一 般用高电平代表般用高电平代表1、低点平代表、低点平代表0，即所谓，即所谓 的的正逻辑系统正逻辑系统。 （2-8） vi vo k vcc r 1 0 0

5、v vcc 只要能判断高只要能判断高 低电平即可低电平即可 k开开-vo=1, 输出高电平输出高电平 k合合-vo=0, 输出低电平输出低电平 可用三极可用三极 管代替管代替 （2-9） r1 r2a f +ucc ua t uf t +ucc 0.3v 三极管的开关特性（截止区三极管的开关特性（截止区饱和区）：饱和区）： 截止截止 饱和饱和 （2-10） 2.2 分离元件门电路分离元件门电路 一、二极管与门一、二极管与门 f d1 d2 a b +12vua ub uf 0v 0v 0.3v 0v 3v 0.3v 3v 0v 0.3v 3v 3v 3.3v （2-11） “与与”逻辑逻辑 a

6、、b、c都具备时，事件都具备时，事件f才发生。才发生。 ef abc & a b c f 逻辑符号逻辑符号 （2-12） f=abc 逻辑式逻辑式 逻辑乘法逻辑乘法 逻辑与逻辑与 afbc 0000 1000 0100 1100 0010 1010 0110 1111 真值表真值表 （2-13） 二、二极管或门二、二极管或门 uaubuf 0v0v-0.3v 0v3v2.7v 3v0v2.7v 3v3v2.7v f d1 d2 a b -12v （2-14） “或或”逻辑逻辑 a、b、c只有一个具备时，事件只有一个具备时，事件f就发生。就发生。 1 a b c f 逻辑符号逻辑符号 a e f

7、 b c （2-15） f=a+b+c 逻辑式逻辑式 逻辑加法逻辑加法 逻辑或逻辑或 afbc 0000 1001 0101 1101 0011 1011 0111 1111 真值表真值表 （2-16） r1d r2a f +12v +3v 三、三极管非门三、三极管非门 uauf 3v0.3 0v3.3 嵌位二极管嵌位二极管 （2-17） “非非”逻辑逻辑 a具备时具备时 ，事件，事件f不发生；不发生；a不具备时，不具备时， 事件事件f发生。发生。 逻辑符号逻辑符号 a e f r a f （2-18） 逻辑式逻辑式 逻辑非逻辑非 逻辑反逻辑反 真值表真值表 af af 01 10 （2-19

8、） r1d r2 f +12v +3v 三极管非门三极管非门 d1 d2 a b +12v 二极管与门二极管与门 与非门与非门 （2-20） 几种常用的逻辑关系逻辑几种常用的逻辑关系逻辑 “与与”、“或或”、“非非”是三种基本的是三种基本的 逻辑关系，任何其它的逻辑关系都可以逻辑关系，任何其它的逻辑关系都可以 以它们为基础表示。以它们为基础表示。 cbaf 与非：与非：条件条件 a、b、c都具都具 备，则备，则f 不发不发 生。生。 & a b c f （2-21） cbaf 或非：或非：条件条件 a、b、c任一任一 具备，则具备，则f 发发 生。生。 1 a b c f ba babaf 异

9、或：异或：条件条件 a、b有一个具有一个具 备，另一个不备，另一个不 具备则具备则f 发生。发生。 =1 a b c f （2-22） 1、体积大、工作不可靠。、体积大、工作不可靠。 2、需要不同电源。、需要不同电源。 3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。 （2-23） 2.3 ttl集成门电路集成门电路 一、一、ttl与非门的基本原理与非门的基本原理 与分离元件电路相比，集成电路具与分离元件电路相比，集成电路具 有体积小、可靠性高、速度快的特点，有体积小、可靠性高、速度快的特点， 而且输入、输出电平匹配，所以早已广而且输入、输出电平匹配，所以早已广 泛采用。根据

10、电路内部的结构，可分为泛采用。根据电路内部的结构，可分为 dtl、ttl、htl、mos管管集成门电集成门电 路。路。 （2-24） +5v f r4r2 r1 3k t2 r5 r3 t3 t4 t1 t5 b1 c1 a b c ttl与非门的内部结构与非门的内部结构 cbaf & a b c f （2-25） +5v f r4r2 r1 3k t2 r5 r3 t3 t4 t1 t5 b1 c1 a b c 1、任一输入为低电平（、任一输入为低电平（0.3v）时）时 “0” 1v 不足以让不足以让 t2、 、t5导通 导通 三个三个pn结结 导通需导通需2.1v （2-26） +5v f

11、 r4r2 r1 3k r5 t3 t4 t1 b1 c1 a b c 1、任一输入为低电平（、任一输入为低电平（0.3v）时）时 “0” 1v uo uo=5-ur2-ube3-ube4 3.6v 高电平！高电平！ （2-27） +5v f r4r2 r1 3k t2 r5 r3 t3 t4 t1 t5 b1 c1 a b c 2、输入全为高电平（、输入全为高电平（3.4v）时）时 “1” 全导通全导通 电位被嵌电位被嵌 在在2.1v 全反偏全反偏 1v 截止截止 （2-28） 2、输入全为高电平（、输入全为高电平（3.4v）时）时 +5v f r2 r1 3k t2 r3 t1 t5 b1

12、 c1 a b c 全反偏全反偏 “1” 饱和饱和 uf=0.3v abcf 此电路此电路 （2-29） 1、电压传输特性、电压传输特性 二、二、 ttl与非门的特性和技术参数与非门的特性和技术参数 测试电路测试电路 & +5v uiu0 （2-30） u0(v) ui(v)123 uoh (3.4v) uol (0.3v) 传输特性曲线传输特性曲线 u0(v) ui(v)123 uoh “1” uol (0.3v) 阈值阈值ut=1.4v 理想的传输特性理想的传输特性 输出高电平输出高电平 输出低电平输出低电平 （2-31） （1）输出高电平）输出高电平uoh、输出低电平、输出低电平uol

13、uoh 2.4v uol 0.4v 便认为合格。便认为合格。 典型值典型值uoh=3.4v uol 0.3v 。 (2) 阈值电压阈值电压ut uiut时，认为时，认为ui是高电平。是高电平。 ut=1.4v （2-32） 2、输入、输出负载特性、输入、输出负载特性 & ？ （1）前后级之间电流的联系）前后级之间电流的联系 （2-33） +5v r4r2 r5 t3 t4 r1 t1 +5v 前级输出为前级输出为 高电平时高电平时 前级前级后级后级 反偏反偏 流出前级流出前级 电流电流ioh （拉电流）（拉电流） （2-34） 前级输出为前级输出为 低电平时低电平时 +5v r2 r1 3k

14、t2 r3 t1 t5 b1 c1 r1 t1 +5v 前级前级后级后级 流入前级的电流入前级的电 流流iol 约约 1.4ma (灌电流灌电流) （2-35） 名称及符号名称及符号含义含义 输入低电平电流输入低电平电流 iil 输入为低电平时流入输输入为低电平时流入输 入端的电流入端的电流-1 .4ma。 输入高电平电流输入高电平电流 iih 输入为高电平时流入输输入为高电平时流入输 入端的电流入端的电流几十几十a。 iol及其极限及其极限 iol（ （max） 当当 iol iol(max)时，输时，输 入不再是低电平。入不再是低电平。 ioh及其极限及其极限 ioh (max) 当当 i

15、oh ioh(max)时，输时，输 出不再是高电平。出不再是高电平。 关于电流的技术参数关于电流的技术参数 （2-36） （2）扇出系数）扇出系数:与非门电路输出驱动同类门的个数与非门电路输出驱动同类门的个数 +5v r4r2 r5 t3 t4 t1 前级前级 t1 t1 iih1 iih3 iih2 ioh 前级输出为高电平时前级输出为高电平时 例如：例如： （2-37） +5v r2 r1 3k t2 r3 t1 t5 b1 c1 前级前级 iol iil1 iil2 iil3 前级输出为前级输出为 低电平时低电平时 （2-38） 输出低电平时，流入前级的电流（灌电流）：输出低电平时，流入

16、前级的电流（灌电流）： 2il1ilol iii 输出高电平时，流出前级的电流（拉电流）：输出高电平时，流出前级的电流（拉电流）： 2ih1ihoh iii 与非门的扇出系数一般是与非门的扇出系数一般是10。 （2-39） 1、悬空的输入端相当于接高电平。、悬空的输入端相当于接高电平。 2、为了防止干扰，可将悬空的输入、为了防止干扰，可将悬空的输入 端接高电平。端接高电平。 （2-40） （3）平均传输时间）平均传输时间 t ui o t uo o 50% 50% tpd1tpd2 平均传输时间平均传输时间 )tt ( 2 1 t 2pd1pdpd （2-41） 三、三、 其它类型的其它类型的

17、ttl门电路（三态门）门电路（三态门） +5v f r4r2 r1 t2 r5 r3 t3 t4 t1 t5 a b d ee e-控制端控制端 （2-42） +5v f r4r2 r1 t2 r5 r3 t3 t4 t1 t5 a b d ee 01 截止截止 abf （2-43） +5v f r4r2 r1 t2 r5 r3 t3 t4 t1 t5 a b d ee 10 导通导通 截止截止 截止截止 高阻态高阻态 （2-44） &a b f e 符号符号 输出高阻输出高阻 0e 1e abf 功能表功能表 低电平起作用低电平起作用 （2-45） &a b f e 符号符号 输出高阻输出高

18、阻 1e 0e abf 功能表功能表 高电平起作用高电平起作用 （2-46） e1 e2 e3 公用总线公用总线 三态门主要作为三态门主要作为ttl电路与电路与总线总线间间 的的接口电路接口电路 用途：用途： e1、e2、 e3分时接分时接 入高电平入高电平 （2-47） 2.4 mos门电路门电路 半导体集成门电路半导体集成门电路按导电类型按导电类型分为：分为： 双极型双极型（ttl)(双极型晶体管）双极型晶体管） mos型型（绝缘栅场效应管）（单极型晶体管）（绝缘栅场效应管）（单极型晶体管） mos型：型： 优点：优点： 制造工艺简单、集成度高、功耗低、抗制造工艺简单、集成度高、功耗低、抗

19、 干扰能力强，便于向大规模集成电路发干扰能力强，便于向大规模集成电路发 展。展。 缺点：工作速度较低。缺点：工作速度较低。 （2-48） 一、场效应晶体管一、场效应晶体管 场效应管与双极型晶体管不同，它是场效应管与双极型晶体管不同，它是 多子导电，输入阻抗高，温度稳定性好。多子导电，输入阻抗高，温度稳定性好。 结型场效应管结型场效应管jfet 绝缘栅型场效应管绝缘栅型场效应管mos 场效应管有两种场效应管有两种: （2-49） 1、 绝缘栅场效应管绝缘栅场效应管: （1）结构和电路符号）结构和电路符号 p nn gsd p型基底型基底 两个两个n区区 sio2绝缘层绝缘层 （2-50） p n

20、n gsd 金属铝金属铝 导电沟道导电沟道 g s d n沟道增强型沟道增强型 （2-51） n pp gsd g s d p沟道增强型沟道增强型 （2-52） p沟道耗尽型沟道耗尽型 n pp gsd g s d 予埋了导电予埋了导电 沟道沟道 （2-53） （2）mos管的工作原理管的工作原理 以以n沟道增强型为例沟道增强型为例 p nn gsd udsugs （2-54） p nn gsd udsugs ugs=0时时 d-s间相当间相当 于两个反接于两个反接 的的pn结结 id=0 对应截止区对应截止区 （2-55） p nn gsd udsugs ugs0时时 ugs足够大时足够大时

21、 （ugsvt） 感应出足够多感应出足够多 电子，这里以电子，这里以 电子导电为主电子导电为主 出现出现n型的导型的导 电沟道。电沟道。 感应出电子感应出电子 vt称为阈值电压称为阈值电压 （2-56） p nn gsd udsugs ugs较小时，导较小时，导 电沟道相当于电沟道相当于 电阻将电阻将d-s连接连接 起来，起来，ugs越大越大 此电阻越小。此电阻越小。 （2-57） p nn gsd udsugs 当当uds不太大不太大 时，导电沟道时，导电沟道 在两个在两个n区间区间 是均匀的。是均匀的。 当当uds较大较大 时，靠近时，靠近d 区的导电沟区的导电沟 道变窄。道变窄。 （2-

22、58） p nn gsd udsugs uds增加，增加， ugs=vt时，靠时，靠 近近d端的沟道端的沟道 被夹断，称为被夹断，称为 予夹断。予夹断。 夹断后夹断后id呈呈 恒流特性。恒流特性。 id （2-59） （3）增强型）增强型n沟道沟道mos管的特性曲线管的特性曲线 转移特性曲线转移特性曲线 0 id ugs vt （2-60） 输出特性曲线输出特性曲线 id u ds0 ugs0 （2-61） 二、二、 nmos门电路门电路 1、nmos“非非”门电路门电路 0 uds id ui uo ucc r 负载线负载线 ui=“1” ui=“0” uo=“0”uo=“1” （2-62）

23、 ui uo ucc ui uo ucc 实际结构实际结构 等效结构等效结构 （2-63） 2、”与非与非”门电路门电路 a y ucc b baf （2-64） 2、”或非或非”门电路门电路 a y ucc b bay （2-65） 三、三、 cmos反相器（互补对称）反相器（互补对称） ucc s t2 d t1 af nmos管管 pmos管管 cmos电路电路 （2-66） ucc s t2 d t1 uiuo ui=0 截止截止 ugs2= ucc 导通导通 u =“ ” 1、“非非”门门 电路电路 （2-67） ucc s t2 d t1 uiuo ui= 导通导通 截止截止 u

24、=“ ” （2-68） 2、“与非与非”门电路（略）门电路（略） 3、“或非或非”门电路（略）门电路（略） （2-69） 三、三、cmos电路电路的优点的优点 、静态功耗小。、静态功耗小。 、允许电源电压范围宽（、允许电源电压范围宽（3 18v）。）。 3、扇出系数大，抗噪容限大。、扇出系数大，抗噪容限大。 （2-70） 2.5 逻辑代数逻辑代数 一、逻辑代数运算法则一、逻辑代数运算法则 在数字电路中，我们要研究的是电路在数字电路中，我们要研究的是电路 的输入输出之间的逻辑关系，所以数字电的输入输出之间的逻辑关系，所以数字电 路又称路又称逻辑电路逻辑电路，相应的研究工具是，相应的研究工具是逻辑

25、逻辑 代数（布尔代数）代数（布尔代数）。 在逻辑代数中，逻辑函数的变量只能在逻辑代数中，逻辑函数的变量只能 取两个值（取两个值（二值变量二值变量），即），即0和和1，中间值，中间值 没有意义，这里的没有意义，这里的0和和1只表示两个对立的只表示两个对立的 逻辑状态，如电位的低高（逻辑状态，如电位的低高（0表示低电位，表示低电位， 1表示高电位）、开关的开合等。表示高电位）、开关的开合等。 （2-71） 1、几种基本的逻辑运算、几种基本的逻辑运算 从三种基本的逻辑关系，我们可以得从三种基本的逻辑关系，我们可以得 到以下逻辑运算：到以下逻辑运算： 0 0=0 1=1 0=01 1=1 0+0=0

26、0+1=1+0=1+1=1 10 01 （2-72） 2、逻辑代数的基本定律、逻辑代数的基本定律 （1）基本运算规则）基本运算规则 a+0=a a+1=1 a 0 =0 a=0 a 1=a 1aa aaa 0aa aaa aa （2-73） （2）基本代数规律）基本代数规律 交换律交换律 结合律结合律 分配律分配律 a+b=b+a a b=b a a+(b+c)=(a+b)+c=(a+c)+b a (b c)=(a b) c a(b+c)=a b+a c a+b c=(a+b)(a+c) 普通代普通代 数不适数不适 用用! （2-74） （3）吸收规则）吸收规则 a. 原变量的吸收：原变量的吸

27、收： a+ab=a 证明：证明：a+ab=a(1+b)=a1=a 利用运算规则可以对逻辑式进行化简。利用运算规则可以对逻辑式进行化简。 例如：例如： cdab)fe(dabcdab 被吸收被吸收 （2-75） b.反变量的吸收：反变量的吸收： babaa 证明：证明： baababaa ba)aa(ba 例如：例如： debcadcbcaa 被吸收被吸收 （2-76） c.混合变量的吸收：混合变量的吸收： caabbccaab 证明：证明： bc)aa(caab bccaab caab bcaabccaab 例如：例如： caab bccaab bcdbccaab bcdcaab 1 吸收吸收

28、 （2-77） (4) 反演定理：反演定理： baba baba abab 0001111 0101101 1001011 1110000 ba abba 可以用列真值表的方法证明：可以用列真值表的方法证明： （2-78） 二、二、 逻辑函数的表示法逻辑函数的表示法 1、真值表：将输入、输出的所有可能状、真值表：将输入、输出的所有可能状 态一一对应地列出。态一一对应地列出。 abcf 0100 0110 0000 0010 1000 1011 1101 1111 （2-79） n个变量可以有个变量可以有2n个组合，个组合， 一般按二进制的顺序，输出与一般按二进制的顺序，输出与 输入状态一一对应

29、，列出所有输入状态一一对应，列出所有 可能的状态。可能的状态。 （2-80） 2、逻辑函数式、逻辑函数式 把逻辑函数的输入、输出关系写成把逻辑函数的输入、输出关系写成与与、 或或、非非等逻辑运算的组合式，即等逻辑运算的组合式，即逻辑代数逻辑代数 式式，称为，称为逻辑函数式逻辑函数式，我们通常采用，我们通常采用“与与 或或”的形式。的形式。 比如：比如： abccbacbacbacbaf 若表达式中的乘积包含了所有变量的原若表达式中的乘积包含了所有变量的原 变量或反变量，则这一项称为变量或反变量，则这一项称为最小项最小项，上，上 式中每一项都是式中每一项都是最小项最小项。 若两个最小项只有一个变

30、量以原、反区别，若两个最小项只有一个变量以原、反区别， 称它们称它们逻辑相邻逻辑相邻。 （2-81） abccbacbacbacbaf 逻辑相邻逻辑相邻 cbcbacba 逻辑相邻的项可以逻辑相邻的项可以 合并，消去一个因子合并，消去一个因子 （2-82） 3、卡诺图：、卡诺图： 将将n个输入变量的全部最小项用小方块个输入变量的全部最小项用小方块 阵列图表示，并且将逻辑相临的最小项放阵列图表示，并且将逻辑相临的最小项放 在相临的几何位置上，所得到的阵列图就在相临的几何位置上，所得到的阵列图就 是是n变量的变量的卡诺图卡诺图。 卡诺图的每一个方块（最小项）代表卡诺图的每一个方块（最小项）代表 一

31、种输入组合，并且把对应的输入组合注一种输入组合，并且把对应的输入组合注 明在阵列图的上方和左方。明在阵列图的上方和左方。 （2-83） 10 01 a b 01 0 1 a bc 00011110 0 1 1101 101 两变量卡诺图两变量卡诺图三变量卡诺图三变量卡诺图 （2-84） ab cd 00011110 00 01 1101 101 00 01 110 01 11 10 四变量卡诺图四变量卡诺图 单元编号单元编号 0010，对，对 应于最小应于最小 项：项： dcba abcd= 0100时函时函 数取值数取值 函数取函数取0、 1均可，均可， 称为称为无所无所 谓状态谓状态。 只

32、有只有 一项一项 不同不同 （2-85） 有时为了方便，用二进制对应的十进制有时为了方便，用二进制对应的十进制 表示单元编号。表示单元编号。 a bc 00011110 0 1 0132 457 76 f( a , b , c )= ( 1 , 2 , 4 , 7 ) 1,2,4,7单单 元取元取1，其，其 它取它取0 （2-86） ab cd 00011110 00 01 0132 457 76 121313151514 89111110 11 10 （2-87） 4、逻辑图：、逻辑图：把相应的逻辑关系用逻辑把相应的逻辑关系用逻辑 符号和连线表示出来。符号和连线表示出来。 &a b &c d

33、 1 f f=ab+cd （2-88） 三、三、逻辑函数的化简逻辑函数的化简 1、利用逻辑代数的基本公式：、利用逻辑代数的基本公式： 例：例： abac )bc(a )bcb(a abcba )cc(abcba abccabcbaf 反变量吸收反变量吸收 提出提出ab =1 提出提出a （2-89） 例：例： cbbcbaabf )cbbc(baab ）（ 反演反演 cb)aa(bc )cc(baab 配项配项 cbbcaabc cbacbaab 被吸收被吸收 被吸收被吸收 cb)bb(caab cbcaab （2-90） ab=acb=c ? a+b=a+cb=c ? 请注意与普通代数的区别

34、！请注意与普通代数的区别！ （2-91） 2、利用卡诺图化简：、利用卡诺图化简： a bc 00011110 0 1 0010 001 11 abc bca bc bcaabc （2-92） a bc 00011110 0 1 0010 001 11 ab ? （2-93） a bc 00011110 0 1 0010 001 11 ab bc f=ab+bc 化简过程：化简过程： （2-94） 利用卡诺图化简的规则：利用卡诺图化简的规则： （1）相临单元的个数是）相临单元的个数是2n个，并组成矩形个，并组成矩形 时，可以合并。时，可以合并。 ab cd 0001 11 10 00 01 00

35、00 001 10 01 11 10 111 10 11 10 ad （2-95） ab cd 0001 11 10 00 01 0000 010 00 11 10 00 100 00 11 10 （2-96） （2）先找面积尽量大的组合进行化简，可以）先找面积尽量大的组合进行化简，可以 减少每项的因子数。减少每项的因子数。 （3）各最小项可以重复使用。）各最小项可以重复使用。 （4）注意利用无所谓状态，可以使结果大大）注意利用无所谓状态，可以使结果大大 简化。简化。 （5）所有的）所有的1都被圈过后，化简结束。都被圈过后，化简结束。 （6）化简后的逻辑式是各化简项的逻辑和）化简后的逻辑式是各

36、化简项的逻辑和 (“与或与或”式）。式）。 （2-97） 例：化简例：化简 f(a,b,c,d)= (0,2,3,5,6,8,9,10,11, 12,13,14,15) ab cd 0001 11 10 00 01 1011 010 01 11 11 11 111 11 11 10 a dc cb db dcb dcbdbcbdcaf （2-98） 例：化简例：化简 ab cd 0001 11 10 00 01 1111 1111 1001 1111 11 10 abd abdf （2-99） 例：已知真值表如图，用卡诺图化简。例：已知真值表如图，用卡诺图化简。 abcf 0000 0010

37、0100 0110 1001 1101 1111 101状态未给出，即是无所谓状态。状态未给出，即是无所谓状态。 （2-100） a bc 00011110 0 1 0000 11 11 化简时可以将无所谓状态当作化简时可以将无所谓状态当作1或或0， 目的是得到最简结果。目的是得到最简结果。 认为是认为是1 a f=a （2-101） 2.6 组合逻辑电路分析组合逻辑电路分析 1、由给定的逻辑图写出逻辑关系表达、由给定的逻辑图写出逻辑关系表达 式。式。 分析步骤：分析步骤： 2、用逻辑代数或卡诺图对逻辑代数进、用逻辑代数或卡诺图对逻辑代数进 行化简。行化简。 3、列出输入输出状态表并得出结论。

38、、列出输入输出状态表并得出结论。 电路电路 结构结构 输入输出之间输入输出之间 的逻辑关系的逻辑关系 （2-102） 例：分析下图的逻辑功能。例：分析下图的逻辑功能。 & & & a b f ab a b ba baba babaf babababa （2-103） abf 001 010 100 111 真值表真值表 相同为相同为“1” 不同为不同为“0” 同或门同或门 =1 baf （2-104） 例：分析下图的逻辑功能。例：分析下图的逻辑功能。 & & & & a b f ba aba bba bbaabaf bbaaba bbaaba ）（）（ baba （2-105） abf 000

39、 011 101 110 真值表真值表 相同为相同为“0” 不同为不同为“1” 异或门异或门 =1 baf （2-106） 例：分析下图的逻辑功能。例：分析下图的逻辑功能。 & 2 & 3 & 4 a m b 1 f =1 0 1 被封锁被封锁 1 1 （2-107） & 2 & 3 & 4 a m b 1 f =0 1 0 被封锁被封锁 1 选通电路选通电路 （2-108） 2.7 组合逻辑电路设计组合逻辑电路设计 任务任务 要求要求 最简单的最简单的 逻辑电路逻辑电路 1、指定实际问题的逻辑含义，列出真、指定实际问题的逻辑含义，列出真 值表值表 (状态表）。状态表）。 分析步骤：分析步骤：

40、 2、写出逻辑式并用逻辑代数或卡诺图、写出逻辑式并用逻辑代数或卡诺图 对逻辑式进行化简。对逻辑式进行化简。 3、画出逻辑图。、画出逻辑图。 （2-109） 例：设计三人表决电路（例：设计三人表决电路（a、b、c）。每人）。每人 一个按键，如果同意则按下，不同意则不按。一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮，结果用指示灯表示，多数同意时指示灯亮， 否则不亮。否则不亮。 1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。 三个按键三个按键a、b、c按下时为按下时为“1”，不按时为，不按时为 “0”。输出是。输出是f，多数赞成时是，多数赞成时

41、是“1”，否则是，否则是 “0”。 2、根据题意列出逻辑状态表根据题意列出逻辑状态表。 （2-110） abcf 0000 0010 0100 0111 1000 1011 1101 1111 逻辑状态表逻辑状态表 3、画出卡诺图：、画出卡诺图： （2-111） 用卡诺图化简用卡诺图化简 a bc 00011110 0 1 0010 0111 ab ac bc cabcabf （2-112） 4、根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。 cabcabf & 1& & a b b c f （2-113） cabcab cabcab & & & & a b c f cabcabf 若用

42、与非门实现若用与非门实现 （2-114） 2.8 几种常用的组合逻辑组件几种常用的组合逻辑组件 常用的组合部件的种类很多，如加法器、译码器、常用的组合部件的种类很多，如加法器、译码器、 编码器、数据选择器、比较器、奇偶发生器及校验器编码器、数据选择器、比较器、奇偶发生器及校验器 等。它们应用很广泛，都由中规模集成产品。等。它们应用很广泛，都由中规模集成产品。 一、加法器（它是计算机系统的基本部件之一）一、加法器（它是计算机系统的基本部件之一） 1 1 0 1 1 0 0 1+ 举例：举例：a=1101, b=1001, 计算计算a+b 0 1 1 0 1 0 0 1 1 （2-115） 加法运

43、算的基本规则加法运算的基本规则： （1）逢二进一。）逢二进一。 （2）最低位是两个数最低位的叠加，不需）最低位是两个数最低位的叠加，不需 考虑进位。考虑进位。 （3）其余各位都是三个数相加，包括加数、）其余各位都是三个数相加，包括加数、 被加数和低位来的进位。被加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、 向高位的进位。向高位的进位。 （2-116） （1）半加器：）半加器： 半加运算不考虑从低位来的进位半加运算不考虑从低位来的进位 a-加数；加数；b-被加数；被加数；s-本位和；本位和； c-进位。进位。 abcs 0000 0101 1

44、001 1110 真值表真值表 （2-117） abcs 0000 0101 1001 1110 真值表真值表 bababas abc （2-118） =1 & a b s c 逻辑图逻辑图 半加器半加器 a bc s 逻辑符号逻辑符号 （2-119） （2）全加器：）全加器： 多位数相加时，半加器可用于最低为多位数相加时，半加器可用于最低为 求和，并给出进位数。第二位的相加还求和，并给出进位数。第二位的相加还 要考虑前面低位的进位数要考虑前面低位的进位数。 an-加数；加数；bn-被加数；被加数；cn-1-低位的进低位的进 位；位；sn-本位和；本位和；cn-进位。进位。 逻辑状态表见下页逻

45、辑状态表见下页 （2-120） anbncn-1sncn 00000 00110 01010 01101 10010 10101 11001 11111 1nnnnnn c )baba(c )baba(s nnn-1nn nn1n n nnn bac )baba(c n （2-121） 1nnnnnn c )baba(c )baba(s nnn-1nn nn1n n nnn bac )baba(c n nn babas nn nn ba nnb abas nn 1nn c scss 1n nn1nn bascc 半加和：半加和： 所以：所以： （2-122） 全加器的和是半加器全加器的和是半加

46、器s与前级进位与前级进位cn- 1的异或逻辑，因此可用两个半加器组成的异或逻辑，因此可用两个半加器组成 一个全加器。一个全加器。 用半加器用半加器1先得出半加和先得出半加和s，再将，再将s与低与低 位进位位进位cn-1输入半加器输入半加器2，半加器，半加器2的本的本 位和输出即为全加和位和输出即为全加和sn。 另外把两个半加器的进位输出用一个另外把两个半加器的进位输出用一个 或门进行或运算，即得到全加进位信号或门进行或运算，即得到全加进位信号 cn。 （2-123） 半加器半加器半加器半加器 1 an bn cn sn cn an bn cn-1 sn cn 全加器全加器 逻辑图逻辑图逻辑符号

47、逻辑符号 （2-124） 全加器全加器sn74ls183的管脚图的管脚图 1 14 sn74ls83 1an1bn1cn-11cn1sn 2cn-1 2cn2sn2an2bnucc gnd （2-125） 应用举例：用一片应用举例：用一片sn74ls183构成两位串行构成两位串行 进位全加器。进位全加器。 bncn-1 sncn 全加器全加器 anbncn-1 sncn 全加器全加器 an a2a1 b2 b1 d2d1c 串行进位串行进位 （2-126） 其它组件：其它组件： sn74h83-四位串行进位全加器。四位串行进位全加器。 sn74283-四位超前进位全加器。四位超前进位全加器。

48、（2-127） 二、二、 编码器编码器 所谓所谓编码编码就是赋予选定的一系列二进制代就是赋予选定的一系列二进制代 码以固定的含义。码以固定的含义。 n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不种不 同的组合，可以表示同的组合，可以表示2n个信号。个信号。 （1）二进制编码器）二进制编码器 将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。 （2-128） 例：用与非门组成例：用与非门组成三位二进制编码器三位二进制编码器 -八线八线-三线编码器三线编码器 设八个输入端为设八个输入端为i1 i8，八种状态，与之对，八种状态，与之对 应的输出设为应的输出设为

49、f1、f2、f3，共三位二进制数。，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑设计编码器的过程与设计一般的组合逻辑 电路相同，首先要列出状态表，然后写出逻电路相同，首先要列出状态表，然后写出逻 辑表达式并进行化简，最后画出逻辑图辑表达式并进行化简，最后画出逻辑图。 （2-129） i1i2i3i4i5i6i7i8f3f2f1 01111111000 10111111001 11011111010 11101111011 11110111100 11111011101 11111101110 11111110111 真值表真值表 8642 1 iiiif 8642 iiii 8743

50、2 iiiif 87653 iiiif （2-130） i1 i2 i3 i4 i5 i6 i7 i8 & & & f3f2f1 8-3译码器逻辑图译码器逻辑图 （2-131） （2）二）二-十进制编码器十进制编码器 将十个状态（对应于十进制的十个代码）将十个状态（对应于十进制的十个代码） 编制成编制成bcd码（二码（二-十进制码）。输入是十进制码）。输入是09 十个数字，输出的是对应的二进制代码。十个数字，输出的是对应的二进制代码。 十个输入十个输入 需要几位输出？需要几位输出？ 四位四位 输入：输入：i0 i9 输出：输出：f4 f1 这种编码器通常称为这种编码器通常称为10/4线编码器。

51、线编码器。 列出状态表如下：列出状态表如下： （2-132） 输入f3f2f1f0 i00000 i10001 i20010 i30011 i40100 i50101 i60110 i70111 i81000 i91001 状态表状态表 （2-133） 0 输入f3f2f1f0 i00000 i10001 i20010 i30011 i40100 i50101 i60110 i70111 i81000 i91001 逻辑图略逻辑图略 98 983 iiiif7654 76542 iiiiiiiif 7632 76321 iiiiiiiif 97531 975310 iiiiiiiiiif （2

52、-134） （3 3）优先编码器）优先编码器 若多个输入端同时有信号的情况如何处若多个输入端同时有信号的情况如何处 理呢？（比如：计算机系统的中断请求）理呢？（比如：计算机系统的中断请求） 要求主机能自动识别这些请求信号的优要求主机能自动识别这些请求信号的优 先级别，按次序进行编码。即优先编码器。先级别，按次序进行编码。即优先编码器。 例如：例如：10/410/4线优先编码器的编码过程线优先编码器的编码过程： 输入信号（输入信号（i1-i9)i1-i9)的优先次序为：的优先次序为：i9-i1i9-i1。 （2-135） 三、译码器三、译码器 译码是编码的逆过程，即将某二进制翻译码是编码的逆过程

53、，即将某二进制翻 译成电路的某种状态。译成电路的某种状态。 （1）二进制译码器）二进制译码器 将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。 也叫也叫n-2n线译码器。线译码器。 译码器的输入：译码器的输入：一组二进制代码一组二进制代码 译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号 （2-136） 例如：例如： 3/83/8译码器译码过程译码器译码过程 ：输入为一组三位：输入为一组三位 二进制，译成对应的八个输出信号。二进制，译成对应的八个输出信号。 a.a.列出译码器的状态表列出译码器的状态表 设设abcabc每个输出代表一种组合。每个输出代表一种组合。 b.b.由状态表写出逻辑式由状态表写出逻辑式 c.c.由逻辑式画出逻辑图由逻辑式画