电子数字秒表的开发设计大学毕业论文毕业设计学位论文范文模板参考资料

1、前 言 如今，信息正是一个高度发展的产业，而数字技术是信息的基础，数字技术是目前发展最快的技术领域之一，数字技术在数字集成电路集成度越来越高的情况下，开发数字系统的使用方法和用来实现这些方法的工具已经发生了变化，但大规模集成电路中的基本模块结构仍然需要基本单元电源电路的有关概念，因此用基本逻辑电路来组成大规模或中规模地方法仍然需要我们掌握。二进制数及二进制代码是数字系统中信息的主要表示形式，与，或，非三种基本逻辑运算是逻辑代数的基础，相应的逻辑门成为数字电路中最基本的元件。数字电路的输入，输出信号为离散数字信号，电路中电子元器件工作在开关状态。除此之外，由与，或，非门构成的组合逻辑功能器件编码

2、器，译码器，数字分配器，数字选择器，加法器，比较器以及触发器是常用的器件。与模拟技术相比，数字技术具有很多优点，这也是数字技术取代模拟技术被广泛使用的原因。 数字式秒表是一种常用的计时工具，以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中，下文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。本设计中数字秒表的最大计时是59分59.99秒，也就是说分辨率是0.01秒，最后计数结果用数码管显示，需要实现清零、启动计时、暂停计时、继续计时等功能。当计时停止的时候，由开关给出一个清零信号，使得所有显示管全部清零 在本次实验中由六片74ls160构成两个100进制计数器和一个

3、60进制计数器来实现秒表的计数功能。由于需要比较稳定的信号，我们用555定时器与电阻和电容组成的多谐振荡器产生100hz的信号，用六个数码管显示计时，最后在电路中加入了两个控制开关一个控制电路的启动和暂停；另一个控制电路的清零。摘 要 电子式秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。 电子式秒表从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。本次实验所做电子式秒表由信号发生系统和计时系统构成。由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100hz。计时系统由计数器

4、、译码器、显示器组成。计数器由74 ls160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。译码器由74ls48构成，显示器由数码管构成。具体过程为：由晶体震荡器产生100hz脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。该秒表最大计时值为59分59.99秒， “10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。关键词：计时 精度 计数器 显示器 第1章 任务与要求11 系统概述 所为数字式秒表，所以必须有一个数字显示。按设计要求，须用七段数码管来做显示器。题目要求

5、最大记数值为59，59，99，那则需要六个数码管。 选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。其核心部分使用六个74ls160计数器采用串联方式构成，这种连接方式简单，使用元器件数量少。由于555定时器的比较器灵敏度较高，输出驱动电流大，功能灵活，再加上电路结构简单，计算比较方便，所以cp脉冲是由555多谐振荡器产生的。 数字式秒表实际上是一个频率（100hz）进行计数的计数电路。由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时需要一个分频电路把100khz

6、分成100hz的时间信号达到到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图所示。由图可见，数字电子钟由以下几部分组成：555振荡器和分频器组成的秒脉冲发生器；秒表控制开关；一百进制秒、六十进制分计数器和六十进制秒计数器；以及秒、分的译码显示部分等 第2章 系统方案设计2.1方案论证与选择 数字式秒表，就需要显示数字。根据设计要求，要用数码管来做显示器。题目要求最大记数值为99分59.99秒，则需要一个8段数码管作为秒位（有小数点）和五个7段数码管作为分秒位。要求计数分辨率为0.0 1秒，那么我们需要相应频率的信号发生器。 选择信号发生器时，有两种方案：一种是用晶体振荡

7、器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。石英晶振荡器精度很高，一般都需要多级分频。 秒表核心部分计数器，此次选择74ls160计数器。它具有同步置数和异步清零功能。主要是利用它可以十分频的功能。 计数脉冲是由555定时器构成的多谐振荡器，产生100赫兹脉冲。如果精度要求高，也可采用石英振荡器。 在选择译码器的时候，有多种选择，如74ls47，74ls48等4-7线译码器。如果选择7447，则用来驱动共阴极数码管；如果选择7448，则用来驱动共阴极数码管。在选择数码显示管时，可以利用六个数码管；也可以借鉴简易数字频率计中的四位数码管来显示后四位，再用两个数码管显示分

8、钟的两位。本次设计中选择前一种方法。2.2 总体设计方案框图图1 总体设计思路方框图2.3设计原理本数字秒表电路主要包括以下三部分(如上图所示)：2.3.1控制电路及时钟 本部分主要包括，555定时器电路产生100hz矩形波振荡脉冲，两个控制按钮s1,s2分别控制秒表的复位/启动和暂停/继续。2.3.2时钟分频计数电路时钟分频电路的主要芯片为74ls160，主要电路为由74ls160与74ls04组成的十分频的分频电路以及由74ls160和74ls00组成的六分频的时钟分频电路。2.3.3显示译码电路该部分主要由显示译码电路7448和显示数码管组成。第3章 系统器件选择3.1.时钟脉冲信号发生

9、器及所需芯片3.1.1用555定时器构成方波发生器（1）555定时器引脚排列及功能表 图3.1 555定时器引脚排列1脚：外接电源负端vss或接地，一般情况下接地。8脚：外接电源vcc，双极型时基电路vcc的范围是4.5 16v，cmos型时基电路vcc的范围为3 18v。一般用5v。3脚：输出端vo2脚：低触发端6脚：th高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：vc为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01f电容接地，以防引入干扰。7脚：

10、放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器a1、a2基准电压分别为的情况下，555时基电路的功能表如下表所示：表3.1 555时基电路的功能表（2）用555定时器构成方波发生器电路如下图所示。其中 t1=(r1+r2)cln2 为充电时间 t2=r1cln2 为放电时间t=t1+t2=(r2+2r1)cln2 为脉冲周期f=1/t 为振荡频率图3.2 555定时器构成方波发生器电路调节r1使得多谐振荡器的输出为100hz时钟脉冲，并接集成芯片74ls00(sa)的2号管脚,而sa的1号管脚则接暂停/继续按钮, 暂停/继续按钮通过高低电平的转换

11、以及74ls00的与逻辑运算实现对时钟脉冲cp的封锁与开通控制,而其他电路不受其影响。74ls00的3号管脚输出接至u1（最低位十进制计数器74ls160）的时钟输入端作为时钟分频计数的基本时钟。3.2时钟分频计数电路时钟脉冲分频计数部分：首先由十进制模块通过串行计数组成100分频电路，因为74ls160是同步十进制计数器，在q3q0输出端为1001（即9）时，其进位端tc同时由0变为1，设计过程中采用的是置数清零法，而集成芯片74ls160为同步置数，此处如果tc直接接入下一级的时钟输入端，则会发生本位数字为9，而它的高位数字已经进位的现象。要消除这种现象则可以在tc端与下一级的时钟端之间接

12、入一个非门，使得tc输出反相，在本位输出进位脉冲时，其高位时钟接收到的为时钟的无效边沿（下降沿），而在本位自然清零时，高位才会接收到一有效时钟边沿（上升沿），从而达到正确进位的目的。而六十进制与下级模块的级连，由于六进制模块在实现过程中已经接入了一个74ls00的与非门，故其输出不必再接非门，而是从该74l 0的输出端接至高位时钟脉冲端。应用74ls160的异步清零功能，将所有74ls160（u1u6）的清零端mr全部并接至控制按钮s1（复位开始按钮），通过s1对高低电平的转换实现清零。图中所示（1）（6）的q0q3端分别接从低位到高位的六个7448的ad输入端。集成芯片74ls160，其管脚

13、排列如图所示。图3.3 74ls160管脚排列表3.2引脚功能如下表所示：输入输出mrpecetcepclkp3p2p1p0q3q2q1q00xxxxxxxx000010xx d3d2d1d0d3d2d1d01111 xxxx计数110xxxxxx保持11x0xxxxx保持3.2.1 由集成芯片74ls160构成十分频器74ls160本身即为同步十进制计数器，用以构成十分频器直接使用其进位输出端即可，需要注意的是，在级联过程中，因为74ls160计数过程为上升沿有效，而进位输出时co端是由0变1，为上升沿，要使计数状态不缺失，需在co与下一级的连接中串入一个非门。如下图所示：图3.4 十分频器

14、电路图3.2.2 使用芯片74ls160构成6进制计数器 由74ls160组成的六分频电路如下图所示电路，给clk以点动单脉冲或频率较低的连续脉冲，q端接发光二极管，观察发光二极管的状态。同时进位输出端接发光二极管，观察并记录现象，看是否为六进制输出。判断其正确性与可靠性，经验证该电路动作可靠，输出正确。图3.5 6进制计数器电路图3.2.3 由十分频电路及六分频电路组成一百分频及六十分频电路（1）一百分频电路如下图所示： 两级十分频电路串联，中间通过74ls04的一个非门把进位输出端的时钟信号送入高位的时钟输入端clk,实现准确的串行进位控制,清零控制端并接，接到复位/开始控制按钮，实现控制

15、。 图3.6 一百分频电路图（2）六十分频电路如下图所示：一级十分频电路与一级六分频电路串联，形成串行进位计数，其内部级联与一百进制相同,时钟脉冲均为低位的进位端通过一非门接至高位的clk端。清零控制端并接，接到复位/开始控制按钮，实现控制。图3.7 六十分频电路图3.3显示译码电路译码驱动电路（74ls47、74ls48）及七段显示数码管（1）七段显示数码管 实际工作中常采用发光二极管型七段显示数码管来直观地显示数字。它的数字形式如下图所示：图3.8 七段显示数码管数码管的每一段是一个发光二极管，按发光二极管的连接方式可分为共阴极和共阴极两种，如下图所示： 图3.9 数码管连接方式 共阴极二

16、极管的公共端接正电源（高电平），a、b、c、d、e、f、g中接低电平则发光，因此成为低电平有效。共阴极的公共端接地（低电平），a、b、c、d、e、f、g接高电平则发光，即高电平有效。（2）七段译码驱动电路 在七段译码驱动电路中，对应于不同类型数码管有不同的驱动芯片，驱动共阴极数码管用共阴极驱动器（如74ls47），驱动共阴极数码管用共阴极驱动器（如74ls48）。驱动电路如下图所示(其中74ls48的345管脚均接高电平): 图3.10 七段译码驱动电路表3.3 7448功能表第4章 硬件电路设计与分析4.1信号发生器4.1.1 多谐振荡器仿真图 该电路是由555定时器以及外围的电阻，电容组成

17、的。其中从555定时器构成的多谐振荡器out引脚出来的频率是100赫兹。555定时器的参数：t=0.01s，f=100hz=1/0.695(r1+ 2r2)c 在图中r3+rp=r1，r5=r2经过计算并实际调整，方案为r3=30k，r5=5.1k，rp=10k，c=1微法。在实践中，如果用示波器观察到频率不正确，可调整rp来改变频率，减小误差。图2 555构成多谐振荡器仿真图4.2复位电路图（3） 复位电路该复位电路由机械开关，电阻，以及电源组成。输出线1接在74160的复位端。当需要复位时，合上开关，从输出线1即可输出复位信号（即清零信号），复位电路的基本功能是：提供复位信号，直至系统电源

18、稳定后，撤销复位信号。为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防开关分-合过程中引起的抖动而影响复位。另外复位电路主要完成清零功能。4.3 分、秒、毫秒计数器电路4.3.1计数器电路rd ld et ep cp d3 d2 d1 d0 q3 q2 q1 q0 0 0 0 0 0 1 0 d c b a d c b a 1 1 0 保 持 1 1 0 保 持 1 1 1 1 计 数74ls160功能表1234 56789101112131474ls160rdcpd1gndepvccd01516d2d3ldetq3q2q1q0co74ls160的管脚图及功能表如下: 图7 为74l

19、s160管脚图及功能表 74ls160为异步清零计数器，即端输入低电平，不受cp控制，输出端立即全部为“0”，功能表第一行。74ls160具有同步预置功能，在端无效时，端输入低电平，在时钟共同作用下，cp上跳后计数器状态等于预置输入dcba，即所谓“同步”预置功能（第二行）。和都无效，et或ep任意一个为低电平，计数器处于保持功能，即输出状态不变。只有四个控制输入都为高电平，计数器（161）实现模10加法计数，q3 q2 q1 q0=1001时，rco=1。8421码加权计数器：，qd、qc、qb、qa输出见计数器工作波形图：这里我们选择用计数器74ls160芯片，通过乘数法或反馈置数法构成1

20、00进制和60进制计数器。经方案论证，本课程计数器选择方案如下：100进制计数器乘数法：将两片74ls160计数器直接级联则可得到100进制计数器。其电路连接如图4。图4 100进制电路图60进制计数器乘数法：将一片74ls160设置成六进制计数器，再将其与一片74ls160级联，即可得到一个60进制计数器。其电路连接如图5所示。图5 60进制电路图74ls160是十进制计数器，设计一百进制计数器只需将两片74ls160级联即可，而74ls161是十六进制计数器，其一百进制计数器的连接相对而言较复杂。对于六十进制计数器，从电路图中我们同样可以知道74ls160 的连接比74ls161的连接简单

21、，相对而言所需的元器件也少。综上，我们选择选择了用74ls160计数器。4.3.2 计数器最终连线图一百进制和六十进制计数器之间、六十进制和一百进制之间的接法如下图6所示。图6 分秒计数电路图4.4 译码部分4.4.1 译码器电路译码器电路是将数码转换为一定的控制信号。在此由7448集成元件构成，它能将一个二进制数码转换为输出端的电平信号以控制显示器。下图为7448的管脚图：lt,rbi接逻辑开关，d,c,b,a接8421码拨开开关，a，b，c，d，e，f，g七段分别接显示器对应的各段。地线，电源线接好后，若线路无误后，接通电源就开始实验论证：（1） lt=0,其余状态为任意态，这时let数码

22、管全亮。（2） 再用一根导先把0电平接到bi/rbo端，这时数码管全灭，不显示，这说明译码器显示是好的。（3） 断开bi/rbo与0电平相连的导线，使bi/rbo悬空。且使lt=1，这时按动8421码拨码开关，输入d,c,b,a四位8421码二进制数，显示器就显示相应的十进制数。（4） 在（3）步骤后，仍使lt=1,bi/rbo接led发光二极管，此时若rbi=1按动拨码开关，显示器正常显示工作。若rbi=0,按动拨码开关8421码输出为0000时，显示器全灭，这时bi/rbo端输出为低电平即led发光二极管全灭这就是“灭零”功能。在这里我们采用74ls48d和rpack来构成译码部分，其仿真

23、电路图如图7所示。图7 译码电路图4.5 数码管部分4.5.1 显示器匹配电路图7段数码管又分共阴和共阴两种显示方式。如果把7段数码管的每一段都等效成发光二极管的正负两个极，那共阴就是把abcdefg这7个发光二极管的负极连接在一起并接地；它们的7个正极接到7段译码驱动电路74ls48的相对应的驱动端上（也是abcdefg）。此时若显示数字1，那么译码驱动电路输出段bc为高电平，其他段扫描输出端为低电平，以此类推。如果7段数码管是共阴显示电路，那就需要选用74ls47译码驱动集成电路。共阴就是把abcdefg的7个发光二极管的正极连接在一起并接到5v电源上，其余的7个负极接到74ls47相应的

24、abcdefg输出端上。无论共阴共阴7段显示电路，都需要加限流电阻，否则通电后就把7段译码管烧坏了。限流电阻的选取是：5v电源电压减去发光二极管的工作电压除上10ma到15ma得数即为限流电阻的值。发光二极管的工作电压一般在1.8v-2.2v，为计算方便，通常选2v即可。发光二极管的工作电流选取在10-20ma，电流选小了，7段数码管不太亮，选大了工作时间长了发光管易烧坏。对于大功率7段数码管可根据实际情况来选取限流电阻及电阻的瓦数。下图是八段数码管（led）的示意图，图中引脚6为vcc的为共阴数码管，引脚6为gnd的为共阴数码管。本设计采用共阴数码管与74ls48匹配。其连接图如图8所示。图

25、8 显示器皮匹配电路图4.5.2 译码器与数码管匹配电路的仿真图图9 译码管与数码管匹配电路图第5章 系统原理与调试5.1 系统综述j1控制数字秒表的启动和停止，j2控制数字秒表的清零复位。开始时把j1j2合上，由555多谐振荡器产生脉冲信号，运行本电路，数字秒表正在计数。j1打开，脉冲不能给上面的计数电路，整个电路暂停计数，闭合j1，电路重新获得脉冲信号，开始计数，当j1开关闭合，把开关j2开关打开，那将给计数电路中的74ls160的清零信号，开始计数，当j1开关闭合，j2开关打开，那将给计数器清零，于是我们就用两个开关实现了整个电路的清零、启动、计时、暂停及继续计数等控制功能。5.2各部分

26、工作原理控制电路：它是由两个74ls00集成与非门元件构成的基本r-s触发器，接在机械开关k的后面，防止开关k在打开和闭合时一些假信号窜入逻辑电路。用来控制秒表的开始，暂停。复位电路：作为清零复位用。它是由电源，开关和一个电阻组成的电路。0.1秒脉冲发生器电路：它由555集成定时器元件和外围的电阻和电容等元件构成的多谐振荡器。调节滑动电阻的数值，可以改变脉冲发生器的输出频率。计数器电路：从进位制来分，有二进制计数器，十进制计数器等多种形式。在此采用的74ls160十位二进制计数器，即8421编码方式。译码器电路：是将数码转换为一定的控制信号。在此由74ls47集成元件构成，它能将十个二进制数码

27、转换为输出端上的电平信号以控制显示器。显示器电路：有辉光数码管和荧光数码管等多种显示电路。此次设计中采用的是共阴极七段led显示器。5.3 电路工作原理 在仿真软件上接通电源1.合上复位电路的开关，是电路在工作之前先清零。电子秒表处于复位状态。2.当第一次按动开关k，产生第一个单脉冲作为基本rs触发器的时钟，使三状态控制电路的输出端q1产生高电平，经与非门后，使0.01秒脉冲进入计数器计数，并译码、显示出来。 3.当第二次按动开关k，产生第二个单脉冲使三状态控制电路输出端q1输出低电平q2输出高电平，关闭与非门，使计数停止。 4.当需要复位清零时，按动复位电路的开关k。电路即处于复位状态。 5

28、.再按动控制电路开关k时，电子秒表又进入计数状态。5.4课题存在的问题及解决本设计采用电路仿真对设计电路进行了调试。运用软件proteus。在调试的过程中遇到不少的问题，经过多次反复的检查和排除，最终实现了全部功能。调试方法：按模块调试，在每个模块的输入端加理想的调试信号，在输出端接示波器，观察输出波形，如果波形符合设计预期，则说明此模块工作正常，否则可按从输出到输入的顺序逐一排查，直到解决问题。当各模块调试无误后，将各模块连接起来，同时要注意接口的电平匹配问题。本次课程设计在仿真组装调试过程中曾出现以下故障：故障1：脉冲发生器（555定时器构成的多谐振荡器）没法实现0.01s的脉冲信号。原因

29、：参数不对。排除方法：利用f=1.44/r1+2r2)c适当的选取定值电阻、电容的大小并用频率计检测。故障2：数码管显示乱码。原因：计数器74ls390管脚接线错误，led数码管的共极性弄反（按共阴极的接线方法接线）。排除方法：对计数器正确接线，调整数码管的阴阴极接线（按共阴极接线方法接线）。故障4：八段器的led数码管的小数点无法显示。原因：接线错误。排除方法：此次设计选择的数码管是共阴极的。在小数点对应的管脚与电源之间接一个200 欧姆的电阻。第6章 总结与体会毕业设计已经结束，总算是有了一个结果。方案和结果都让我们比较满意，完成了所有的设计要求：1.秒表最大计时值为59分59.99秒；2. 6位数码管显示，分辨率为0.01秒；3.具有清零、启动计时、暂停及继续计数等控制功能；4. 控制操作键不超过二个。在这次课题设计中，我进行不断的研究与探索而成的。实现了电路的最简洁，使电路图简单易懂。但是，在这次设计过程中也遇到不少的麻烦，经过多次反复的检查和排除，最终实现了部分功能。留给我们组印象最深的是：要设计一个成功的电路，必须要有扎实的知识基础，要熟练地掌握课本上的知识，这样才能对试验中出现的问题进行分析解决，同时还需