组合逻辑电路的分析与实现

1、第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 6.5 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 6.5.1组合逻辑电路的分析组合逻辑电路的分析 如果数字电路的输出只决定于电路当前输入，如果数字电路的输出只决定于电路当前输入， 而而 与电路以前的状态无关，与电路以前的状态无关， 这类数字电路就是组合逻辑这类数字电路就是组合逻辑 电路。对组合逻辑电路的分析，电路。对组合逻辑电路的分析， 就是根据给定的电路，就是根据给定的电路， 确定其逻辑功能。确定其逻辑功能。 对于比较简单的组合逻辑电路，对于比较简单的组合逻辑电路， 通通 过列写逻辑函数式或真值表及化简等过程，过列写逻辑函

2、数式或真值表及化简等过程， 即可确定即可确定 其逻辑功能。其逻辑功能。 对于较复杂的电路，对于较复杂的电路， 则要搭接实验电路，则要搭接实验电路， 测试输出与输入变量之间的逻辑关系，测试输出与输入变量之间的逻辑关系， 列成表格（功列成表格（功 能表），能表）， 方可分析出其逻辑功能。方可分析出其逻辑功能。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 1、由给定的逻辑图写出逻辑关系表达式。、由给定的逻辑图写出逻辑关系表达式。 分析步骤：分析步骤： 2、用逻辑代数或卡诺图对逻辑代数进行化简。、用逻辑代数或卡诺图对逻辑代数进行化简。 3、列出输入输出真值表。、列出输入输出真值表。

3、4、对逻辑电路进行分析，确定其功能。、对逻辑电路进行分析，确定其功能。 电路电路 结构结构 输入输出之间输入输出之间 的逻辑关系的逻辑关系 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例7-14 1. 分析下图的逻辑功能。分析下图的逻辑功能。 & & & A B F AB A B BA BABA BABAF BABABABA 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 ABF 001 010 100 111 真值表真值表 相同为相同为“1” 不同为不同为“0” 同或门同或门 =1 BAF 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例7

4、-14 2. 分析下图的逻辑功能。分析下图的逻辑功能。 & & & & A B F BA ABA BBA BBAABAF BBAABA BBAABA ）（）（ BABA 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 ABF 000 011 101 110 真值表真值表 相同为相同为“0” 不同为不同为“1” 异或门异或门 =1 BAF 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例7-14 3. 分析下图的逻辑功能。分析下图的逻辑功能。 & 2 & 3 & 4 A M B 1 F =1 0 1 被封锁被封锁 1 1 第第7章章 组合逻辑电路组合逻辑电路 李春

5、茂李春茂 主编主编 & 2 & 3 & 4 A M B 1 F =0 1 0 被封锁被封锁 1 选通电路选通电路 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 6.5.2 组合逻辑电路设计组合逻辑电路设计 任务任务 要求要求 最简单的最简单的 逻辑电路逻辑电路 1、指定实际问题的逻辑含义，列出真值表。、指定实际问题的逻辑含义，列出真值表。 分析步骤：分析步骤： 2、有真值表写出逻辑表达式，用逻辑代数或、有真值表写出逻辑表达式，用逻辑代数或 卡诺图对逻辑代数进行化简。卡诺图对逻辑代数进行化简。 3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。 4、画出逻辑图。、

6、画出逻辑图。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例7-15 设计三人表决电路（设计三人表决电路（A、B、C）。）。 每人一个按键，如果同意则按下，不同意则每人一个按键，如果同意则按下，不同意则 不按。结果用指示灯表示，多数同意时指示不按。结果用指示灯表示，多数同意时指示 灯亮，否则不亮。灯亮，否则不亮。 1、首先指明逻辑符号取首先指明逻辑符号取“0”、“1”的含义的含义。 三个按键三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为 “0”。输出是。输出是F，多数赞成时是，多数赞成时是“1”，否则是，否则是 “0”。 2、根据题意列出逻辑状态表根据题意列出

7、逻辑状态表。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 ABCF 0000 0010 0100 0111 1000 1011 1101 1111 逻辑状态表逻辑状态表 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 4、用卡诺图化简后写出表达式、用卡诺图化简后写出表达式 A BC 00011110 0 1 0010 0111 AB AC BC CABCABF 3、画出卡诺图、画出卡诺图 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 5、根据逻辑表达式画出逻辑图。根据逻辑表达式画出逻辑图。 CABCABF & 1& & A B B C F 第第7

8、章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 CABCAB CABCAB & & & & A B C F CABCABF 若用与非门实现，则若用与非门实现，则 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 6.6 编码器和译码器编码器和译码器 n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不同的组种不同的组 合，可以表示合，可以表示2n个信号。个信号。 6.6.1. 二进制编码器二进制编码器 将一系列信号状态编制成二进制代码。将一系列信号状态编制成二进制代码。 所谓编码编码， 就是用二进制码来表示给定的数字、 字符或信 息。 一位二进制码有0、 1

9、两种状态， n位二进制码有2n种不同 的组合。 用不同的组合来表示不同的信息， 就是二进制编码。 我们以8421BCD码编码器为例， 说明一般编码器的功能。 在这种编码器的输入端输入一个一位十进制数， 通过内部编 码， 输出四位8421BCD二进制代码， 每组代码与相应的十进制 数对应。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例7-16 用与非门组成三位二进制编码器用与非门组成三位二进制编码器 设八个输入端为设八个输入端为I1 I8，八种状态，与之对，八种状态，与之对 应的输出设为应的输出设为F1、F2、F3，共三位二进制数。，共三位二进制数。 设计编码器的过程与设计

10、一般的组合逻辑设计编码器的过程与设计一般的组合逻辑 电路相同，首先要列出状态表，然后写出逻电路相同，首先要列出状态表，然后写出逻 辑表达式并进行化简，最后画出逻辑图辑表达式并进行化简，最后画出逻辑图。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 8642 1 IIIIF 8642 IIII 87432 IIIIF 87653 IIIIF 0 输入F3F2F1F0 I00000 I10001 I20010 I30011 I40100 I50101 I60110 I70111 I81000 I91001 状态表状态表 按输出为按输出为1列表达式：列表达式： 1 10 1 10 1

11、10 01 1 I1 I2 I3 I4 I5 I6 I7 I8 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 I1 I2 I3 I4 I5 I6 I7 I8 & & & F3F2F1 逻辑图逻辑图 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 6.6.2 二二-十进制编码器十进制编码器 将十个状态（对应于十进制的十个代码）将十个状态（对应于十进制的十个代码） 编制成编制成BCD码。码。 十个输入十个输入 需要几位输出？需要几位输出？ 四位四位 输入：输入：I0 I9。 输出：输出：F4 F1 列出状态表如下：列出状态表如下： 第第7章章 组合逻辑电路组合逻辑电路

12、 李春茂李春茂 主编主编 0 输入F3F2F1F0 I00000 I10001 I20010 I30011 I40100 I50101 I60110 I70111 I81000 I91001 状态表状态表 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 0 输入F3F2F1F0 I00000 I10001 I20010 I30011 I40100 I50101 I60110 I70111 I81000 I91001 98 98 3 IIIIF 76542 IIIIF 76321 IIIIF 975310 IIIIIF 逻辑图略逻辑图略 第第7章章 组合逻辑电路组合逻辑电路 李春茂

13、李春茂 主编主编 6.6.3 二进制译码器二进制译码器 译码是编码的逆过程，即将某二进制翻译码是编码的逆过程，即将某二进制翻 译成电路的某种状态。译成电路的某种状态。 将将n种输入的组合译成种输入的组合译成2n种电路状态。种电路状态。 也叫也叫n-2n线译码器。线译码器。 译码器的输入：译码器的输入：一组二进制代码一组二进制代码 译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例 分析图分析图6.2所示电路的逻辑功能。所示电路的逻辑功能。 解：该电路有八个输出端解：该电路有八个输出端 ,当当E1=1、 不成立时，不成

14、立时， 与门输出低电平与门输出低电平0， 封锁封锁 了输出端八个与非门，了输出端八个与非门， 电路不能工作；电路不能工作； 当当 E1=1、 成立时，成立时， 上述封锁作用上述封锁作用 消失，消失， 输出端的状态随输入信号输出端的状态随输入信号A2、 A1、 A0 的变化而变化，的变化而变化， 电路工作。电路工作。 E1、 、 三个三个 输入端可以使电路工作或者不工作，输入端可以使电路工作或者不工作， 故称它故称它 们为使能端。们为使能端。 0 Y 7 Y 0 32 EE 0 32 EE 2 E 3 E 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 & Y0Y1Y2Y3Y4Y5

15、Y6Y7 111 & 11 E3E2E1A2A1A0 图 6.2 3-8译码器逻辑电路图 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 当当A2A1A0=101时，时，A1的低电平使的低电平使 、 、 、 输出高电平输出高电平1， A0的高电平进一步使的高电平进一步使 、 输出高电输出高电 平平1， A2的高电平进一步使的高电平进一步使 输出高电平。输出高电平。 这样，这样， 只有只有 输出低电平输出低电平0。 因而得到因而得到 的逻辑表达式为的逻辑表达式为 2 3 6 7 0 4 1 5 5 3210125 EEE 用同样的方法，用同样的方法， 可以写出所有输出端的逻辑表达式

16、如下：可以写出所有输出端的逻辑表达式如下： 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 3210127321 0 126 3210 1 253210124 32101 2 3321 0 122 3210121321 0 1 2 0 , , , , EEEEEE EEEEEE EEEEEE EEEEEE 依据上述分析，依据上述分析， 可以看出，可以看出， 对应于对应于A2、 A1、 A0八种八种 组合中的每一种组合，组合中的每一种组合， 八个输出端中只有对应的一个端子八个输出端中只有对应的一个端子 输出输出0， 其它输出端都输出其它输出端都输出1。 这就是这个电路能完成的这就是

17、这个电路能完成的 逻辑功能。逻辑功能。 这个电路是我们将要讲到的译码器中的集成译码器这个电路是我们将要讲到的译码器中的集成译码器 74LS138的内部电路。的内部电路。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例 交叉路口的交通管制灯有三个，交叉路口的交通管制灯有三个， 分红、分红、 黄、绿黄、绿 三色。正常工作时，三色。正常工作时， 应该只有一盏灯亮，应该只有一盏灯亮， 其它情况其它情况 均属电路故障。均属电路故障。 试设计故障报警电路。试设计故障报警电路。 解：解： 设定灯亮用设定灯亮用1表示，表示， 灯灭用灯灭用0表示；表示； 报警状态用报警状态用1 表示，表示，

18、 正常工作用正常工作用0表示。表示。 红、红、 黄、黄、 绿三灯分别用绿三灯分别用R、 Y、 G表示，表示， 电路输出用电路输出用Z表示。表示。 列出真值表如表列出真值表如表6.3 所示。所示。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 表 6.3 真值表 RYGZ 0001 0010 0100 0111 1000 1011 1101 1111 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 1010 0111 R YG 01001110 0 1 图图 6.3 报警电路卡诺图报警电路卡诺图 作出卡诺图作出卡诺图(图图6.3)， 可得到电路的逻辑表达式为可得到电

19、路的逻辑表达式为 若限定电路用与非门作成，若限定电路用与非门作成， 则逻辑函数式可改写成则逻辑函数式可改写成 据此表达式作出的电路如图据此表达式作出的电路如图6.4所示。所示。 RGYGRYGYRZ RGYGRYGYRZ 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 & & RYRGYGR Y G 图 6.4 电路逻辑图 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 6.2.3数据选择器和数据分配器数据选择器和数据分配器 1. 数据选择器数据选择器 根据地址码从多路数据中选择一路输出的 器件， 叫数据选择器数据选择器。 利用数据选择器， 可 将并行输入的数据转换

20、成串行数据输出。 图 6.11所示为集成八选一数据选择器74LS251的 逻辑符号。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 74LS251 A0 D1D2D3D4D5D6D7 A1 A2 ST YY D0 图 6.11 74LS251逻辑符号 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 分时传送四位十进制数并显示的电路如图分时传送四位十进制数并显示的电路如图 6.12所示。所示。 四个七段显示器的输入端并接在显示译码器的七个输出四个七段显示器的输入端并接在显示译码器的七个输出 端。端。 千位的四位千位的四位BCD码，码， 在在A1A0=11时由四块数据

21、选时由四块数据选 择器的择器的D3传送。传送。 百位、百位、 十位、十位、 个位依次在个位依次在A1A0为为10、 01、 00时由各选择器的时由各选择器的D2、D1、 D0传送。传送。 在千位数字在千位数字 被传送时，被传送时， A1A0=11， 权位选择器的权位选择器的Y3被译出，被译出， 选通选通 千位七段显示器显示，千位七段显示器显示， 随后其它各位依次显示。随后其它各位依次显示。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 例例 6.4 利用四选一数据选择器实现逻辑功能 ABCCABCBABCA 解解 四选一数据选择器的逻辑符号如图6.13所示。 A1、 A0为地址

22、码， D0D3为数据输入端， Y为输出。 若将逻辑变量A、 B作为地址码A1、 A0， 那么， 输出 函数就为 3210 ABDDBABDABDA 要实现本题所要求的逻辑功能， 须使 ABCCABCBABCA ABDDBABDABDA 3210 这样， 只要D0=0 ， D1=C， D2=C， D3=1即可。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 D0 D1 D2 D3 A1A0 Y 图 6.13 四选一数据选择器逻辑符号 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 2. 数据分配器数据分配器 数据分配器有一个输入端， 多个输出端。 由地址码对 输出端

23、进行选通， 将一路输入数据分配到多路接收设备 中的某一路。 图6.14所示为8路数据分配器逻辑符号。 当 地址码A2A1A0=011时， Y3=D， 余类推。 分配器也能多级连接， 实现多路多级分配。 图6.15中 五个四选一分配器构成16路分配器。 五个分配器用同样 的地址码A1、 A0， 请读者分析电路工作过程。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 A1A0A2 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 D 图6.15分配器的输出扩展 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 A0 A1 C3 D0D1D2D3 A0 A1 C2 D0D1

24、D2D3 A0 A1 C1 D0D1D2D3 A0 A1 C0 D0D1D2D3 D0D1D2D3 A0 A1 Y3Y2Y1Y0 D A0 A1 图6.15 分配器的输出扩展 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 6.2.4 数据比较器数据比较器 数据比较器是对两个位数相同的二进制数进行比 较以判定其大小的逻辑电路。 图6.16 为集成比较器 74LS85的逻辑符号。 图6.17是用74LS85组成的八位二进制数比较器的连 接图。 图中， 低位片的AiBi和 AiBi接地， Ai=Bi接 高电平， 是因为低位前面没有更低位。 这样， 低位 的比较结果就只决定于低四位进行比较的数据。 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 A0 A1 A2 A3 AiB i AiB i AiB i B0 B1 B2 B3 FAB FAB FAB 图 6.16 74LS85逻辑符号 第第7章章 组合逻辑电路组合逻辑电路 李春茂李春茂 主编主编 A0 A1 A2 A3 AiB i AiB i AiB i B0 B1 B2 B3 FAB FAB FAB A0 A1 A2 A3 AiB i AiB i AiB