毕业设计（论文）基于CPLD的数字钟设计

1、摘要cpld/fpga是近几年集成电路中发展最快的产品。由于cpld性能的高速发展以及设计人员自身能力的提高，可编程逻辑器件供应商将进一步扩大可编程芯片的领地，将复杂的专用芯片挤向高端和超复杂应用。据ic insights的数据显示，cpld市场从1999年的29亿美元增长到去年的56亿美元，几乎翻了一番。matas预计这种高速增长局面以后很难出现，但可编程逻辑器件依然是集成电路中最具活力和前途的产业。本文介绍了利用cpld 器件isplsi1032e 采用在系统编程技术构成数字钟控系统的基本过程,本系统在东南大学se-3 型isp 数字实验机上通过仿真实验,只要设计出印刷电路板即可使该系统成

2、为实际产品。实践证明,在系统编程技术与新型可编程逻辑器件的结合,可以将一个复杂的数字系统大部分功能在一片cpld 器件内实现,这不仅简化了数字系统的设计过程,而且大大减少了系统所用器件的数量,提高了系统的可靠性与性价比。关键词：cpld，数字钟控，se-3 型isp 数字实验机，lattice目录摘要1目录2一 系统简介31.cpld简介3（1）cpld的发展历史及应用领域3（2）cpld器件特点4（3）如何使用cpld4（4）fpga与cpld的辨别和分类52.数码管显示器简介5（1）数码管的分类5（2）数码管的驱动方式6（3）数码管参数6（4）数码管应用7（5）数码管使用的电流与电压7（6

3、）恒流驱动与非恒流驱动对数码管的影响7(7)怎样测量数码管引脚8二 系统电路设计91数字钟控系统的基本结构92数字钟在isplsi1032e 内的实现10（1）秒计数模块11（2）分计数模块11（3）时计数模块12（4）上下午(a/p)转换模块13（5）数字钟的组装143.时控系统的设计14（1）二十进制译码电路14（2）时间选择矩阵154.数字钟控系统构成16三 结束语18四 参考文献19附录一：部分程序清单20一 系统简介1.cpld简介cpld(complex programmable logic device)复杂可编程逻辑器件，是从pal和gal器件发展出来的器件，相对而言规模大，结

4、构复杂，属于大规模集成电路范围。是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。cpld主要是由可编程逻辑宏单元(mc，macro cell)围绕中心的可编程互连矩阵单元组成。其中mc结构较复杂，并具有复杂的i/o单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于cpld内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全预测的缺点。（1）cpld的

5、发展历史及应用领域20世纪70年代，最早的可编程逻辑器件-pld诞生了。其输出结构是可编程的逻辑宏单元，因为它的硬件结构设计可由软件完成（相当于房子盖好后人工设计局部室内结构），因而它的设计比纯硬件的数字电路具有很强的灵活性，但其过于简单的结构也使它们只能实现规模较小的电路。为弥补pld只能设计小规模电路这一缺陷，20世纪80年代中期，推出了复杂可编程逻辑器件-cpld。目前应用已深入网络、仪器仪表、汽车电子、数控机床、航天测控设备等方面。 （2）cpld器件特点它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密

6、性强、价格大众化等特点，可实现较大规模的电路设计，因此被广泛应用于产品的原型设计和产品生产(一般在10,000件以下)之中。几乎所有应用中小规模通用数字集成电路的场合均可应用cpld器件。cpld器件已成为电子产品不可缺少的组成部分，它的设计和应用成为电子工程师必备的一种技能。 （3）如何使用cpldcpld是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。这里以抢答器为例讲一下它的设计（装修）过程，即芯片的设计流程。cpld的

7、工作大部分是在电脑上完成的。打开集成开发软件(altera公司 max+pluxii)画原理图、写硬件描述语言（vhdl，verilog）编译给出逻辑电路的输入激励信号，进行仿真，查看逻辑输出结果是否正确进行管脚输入、输出锁定（7128的64个输入、输出管脚可根据需要设定）生成代码通过下载电缆将代码传送并存储在cpld芯片中。7128这块芯片各管脚已引出，将数码管、抢答开关、指示灯、蜂鸣器通过导线分别接到芯片板上，通电测试，当抢答开关按下，对应位的指示灯应当亮，答对以后，裁判给加分后，看此时数码显示加分结果是否正确，如发现有问题，可重新修改原理图或硬件描述语言，完善设计。设计好后，如批量生产，

8、可直接复制其他cpld芯片，即写入代码即可。如果要对芯片进行其它设计，比如进行交通灯设计，要重新画原理图、或写硬件描述语言，重复以上工作过程，完成设计。这种修改设计相当于将房屋进行了重新装修，这种装修对cpld来说可进行上万次。经过几十年的发展，许多公司都开发出了cpld可编程逻辑器件。比较典型的就是altera、lattice、xilinx世界三大权威公司的产品，这里给出常用芯片： altera epm7128s(plcc84) lattice lc4128v(tqfp100)xilinx xc95108 (plcc84) （4）fpga与cpld的辨别和分类fpga与cpld的辨别和分类主

9、要是根据其结构特点和工作原理。通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为cpld，如lattice的isplsi系列、xilinx的xc9500系列、altera的max7000s系列和lattice(原vantis)的mach系列等。将以查表法结构方式构成逻辑行为的器件称为fpga，如xilinx的spartan系列、altera的flex10k或acex1k系列等。2.数码管显示器简介（1）数码管的分类数码管按段数分为七段数码管和八段数码管，八段数码管比七段数码管多一个发光二极管单元（多一个小数点显示）；按能显示多少个“8”可分为1位、2位、4位等等数码管；按发光二极管单元

10、连接方式分为共阳极数码管和共阴极数码管。共阳数码管是指将所有发光二极管的阳极接到一起形成公共阳极(com)的数码管。共阳数码管在应用时应将公共极com接到+5v，当某一字段发光二极管的阴极为低电平时，相应字段就点亮。当某一字段的阴极为高电平时，相应字段就不亮。共阴数码管是指将所有发光二极管的阴极接到一起形成公共阴极(com)的数码管。共阴数码管在应用时应将公共极com接到地线gnd上，当某一字段发光二极管的阳极为高电平时，相应字段就点亮。当某一字段的阳极为低电平时，相应字段就不亮。（2）数码管的驱动方式数码管要正常显示，就要用驱动电路来驱动数码管的各个段码，从而显示出我们要的数字，因此根据数码

11、管的驱动方式的不同，可以分为静态式和动态式两类。 静态显示驱动：静态驱动也称直流驱动。静态驱动是指每个数码管的每一个段码都由一个单片机的i/o端口进行驱动，或者使用如bcd码二-十进制译码器译码进行驱动。静态驱动的优点是编程简单，显示亮度高，缺点是占用i/o端口多，如驱动5个数码管静态显示则需要5840根i/o端口来驱动，要知道一个89s51单片机可用的i/o端口才32个呢：），实际应用时必须增加译码驱动器进行驱动，增加了硬件电路的复杂性。 动态显示驱动：数码管动态显示接口是单片机中应用最为广泛的一种显示方式之一，动态驱动是将所有数码管的8个显示笔划a,b,c,d,e,f,g,dp的同名端连在

12、一起，另外为每个数码管的公共极com增加位选通控制电路，位选通由各自独立的i/o线控制，当单片机输出字形码时，所有数码管都接收到相同的字形码，但究竟是那个数码管会显示出字形，取决于单片机对位选通com端电路的控制，所以我们只要将需要显示的数码管的选通控制打开，该位就显示出字形，没有选通的数码管就不会亮。通过分时轮流控制各个数码管的的com端，就使各个数码管轮流受控显示，这就是动态驱动。在轮流显示过程中，每位数码管的点亮时间为12ms，由于人的视觉暂留现象及发光二极管的余辉效应，尽管实际上各位数码管并非同时点亮，但只要扫描的速度足够快，给人的印象就是一组稳定的显示数据，不会有闪烁感，动态显示的效

13、果和静态显示是一样的，能够节省大量的i/o端口，而且功耗更低。（3）数码管参数8字高度：8字上沿与下沿的距离。比外型高度小。通常用英寸来表示。范围一般为0.25-20英寸。长*宽*高：长数码管正放时，水平方向的长度；宽数码管正放时，垂直方向上的长度；高数码管的厚度。时钟点：四位数码管中，第二位8与第三位8字中间的二个点。一般用于显示时钟中的秒。（4）数码管应用数码管是一类显示屏 通过对其不同的管脚输入相对的电流 会使其发亮 从而显示出 数字 能够显示 时间 日期 温度 等所有可用数字表示的参数 由于它的价格便宜 使用简单 在电器 特别是家电领域应用极为广泛 空调 热水器 冰箱 等等 绝大多数

14、热水器用的都是数码管 其他家电 也用液晶屏与 荧光屏 （5）数码管使用的电流与电压电流：静态时，推荐使用10-15ma；动态时，16/1动态扫描时，平均电流为4-5ma，峰值电流50-60ma。电压：查引脚排布图，看一下每段的芯片数量是多少？当红色时，使用1.9v乘以每段的芯片串联的个数；当绿色时，使用2.1v乘以每段的芯片串联的个数。（6）恒流驱动与非恒流驱动对数码管的影响a.显示效果：由于发光二极管基本上属于电流敏感器件，其正向压降的分散性很大， 并且还与温度有关，为了保证数码管具有良好的亮度均匀度，就需要使其具有恒定的工作电流，且不能受温度及其它因素的影响。另外，当温度变化时驱动芯片还要

15、能够自动调节输出电流 的大小以实现色差平衡温度补偿。b.安全性：即使是短时间的电流过载也可能对发光管造成永久性的损坏，采用恒流驱动电路后可防止 由于电流故障所引起的数码管的大面积损坏。另外，我们所采用的超大规模集成电路还具有级联延时开关特性，可防止反向尖峰电压对发光二极管的损害。超大规模集成电路还具有热保护功能，当任何一片的温度超过一定值时可自动关断，并且可在控制室内看到故障显示。(7)怎样测量数码管引脚找公共共阴和公共共阳：首先，我们找个电源（3到5伏）和1个1k（几百欧的也行）的电阻，vcc串接个电阻后和gnd接在任意2个脚上，组合有很多，但总有一个led会发光的，找到一个就够了，然后gn

16、d不动，vcc（串电阻）逐个碰剩下的脚，如果有多个led（一般是8个），那它就是共阴的了。相反用vcc不动，gnd逐个碰剩下的脚，如果有多个led（一般是8个），那它就是共阳的。也可以直接用数字万用表，红表笔是电源的正极，黑表笔是电源的负极。二 系统电路设计在系统编程(isp)器件是在20 世纪90 年代出现的最先进的可编程器件,它无须编程,可通过pc 机经下载电缆直接对安装在用户目标版上的isp 器件重复编程,实现系统重构,它给电子产品的设计和产生带来了革命性的变化。isp synario system 是lattice 半导体公司的isplsi 系列器件的开发软件,软件内除了基本逻辑器件库

17、外,还有一个较为完善的宏(macro)器件库,每一个宏器件是一组预先编好存放在库中的逻辑方程,它代表一个逻辑模块,设计时可作为逻辑器件调用。充分利用宏器件可以使逻辑设计大大简化。在进行复杂逻辑系统设计时,可以将整个系统划分为若干模块,而每个模块还可划分为若干子模块,设计时可由底层模块开始向上逐级设计、调试(或仿真),最后进行顶层组装调试。逻辑系统中的子模块可以直接用abel-hdl 语言编辑,也可直接由电路图编辑而成。以下简要介绍利用isplsi1032e 器件构成的数字钟控系统。1数字钟控系统的基本结构数字钟控系统结构框图如图1 所示,数字钟部分由秒、分、时计数电路,上、下午(a/p)转换电

18、路,译码显示电路以及校时电路等组成。七只led 数码管分别显示上、下午和时、分、秒。钟控部分由二十进制译电路,时间选择矩阵电路,定时电路以及发声电路等组成。脉冲信号发生器提供秒脉冲和发声高频振荡源。整个系统除了系统控制开关、脉冲信号发生器、发声电路以及led 数码管外,其余部分(如虚线框内所示)全部在一片isplsi1032e 内实现。图1 数字钟控系统结构框图2数字钟在isplsi1032e 内的实现数字钟内核心部分是时、分、秒计数器,选用宏器件中的两位十进制递增计数器cdu38分别构成时、分、秒计数器。cdu38 是一个由abe-hdl 语言编辑的两位十进制递增计数器,其逻辑符号及功能表如

19、图2 所示。输出端:q7q0 以8421bcd 码形式输出两位十进制数,cao为进位输出端。输入端:clk 为脉冲输入端(上跳沿触发),cd 为清零端,cai 为进位输入(计数容许)端,en 为选片使能端,ld 为同步置数控制端,d7d0 为置数输入端。可以通过“反馈置数”方式利用宏器件cdu38 组成100 以内的任意进制计数器。图2 宏器件cdu38 的逻辑符号(a)和功能表(b)（1）秒计数模块秒计数器为一60 进制递增计数器,将cdu38 的输出端q6、q4、q3、q0 通过与门2 控制置数控制端ld,因为置数输入端d7d0 全部接“地”,所以当计数器从0 计数至59 时,ld 端为高

20、电平,为置数做好准备。同时进位输出cao(取自ld 端)也为高电平,可用做高位计数器的级连信号。当第60 个脉冲到来时,计数器置零,实现60 进制计数。秒计数器子电路如图3所示,图中输出端q7q0 采用总线表示方式,其模块符号见图8 数字钟模块中i-8。图3 秒计数器子电路（2）分计数模块分计数器子电路如图4 所示,其模块符号见图8 数字钟模块中i-7。分计数器也是一个60 进制递增计数器,其构成思路与秒计数器相同,不再赘述。在分计数子电路中为cdu38 输出端配接了两个输出高电平有效的bcd7 段显示译码子模块(ttl47gb),可直接驱动7 段显示led 数码管。输出高电平有效的bcd7

21、段显示译码子模块符号与用abelhdl 语言编写的子程序如图5 所示。图4 分计数器子电路图5 bcd7 段显示译码电路模块符号与子程序（3）时计数模块时计数器子电路如图6 所示,其模块符号见图8 数字钟模块中i-5。时计数器也是利用cdu38 通过“反馈置数”方式构成。采用12 小时计时制,q4、q1 经与门i19 和i11 接止ld端,计数之间采用同步级连方式,当q4 和q1 为“1”且进位输入端cai(接分计数器进位输出cao)为高电平,此时对应时间为12 时59 分59 秒,这时cdu38 的ld 端为高电平,而d7d1 接“地”,d0 接高电平,因此在下一个秒脉冲到来之时,时计数器数

22、值为01(分、秒计数器均为00),实现12 进制计数。图6 时计数器子电路与门i18 的作用是当时间为为11 时59 分59 秒时经cao12 端输出一高电平,用来控制上下午(a/p)的转换。（4）上下午(a/p)转换模块图7 为a/p 转换模块符号与用abel-hdl 语言编写的子程序,模块输出端ag 直接与7段显示led 数码管相连,用来显示a 或p。数码管显示a 时输出端amo 为高电平,显示p 时为低电平,用于时间选择控制。输入端xz 控制a、p 显示,输入电平显示a,低电平显示p。md为灭灯控制,当计时采用24 进制时,md 接低电平,ag 输出全部为“0”,实现灭灯。模块输入输出逻

23、辑关系如图7 真值表(truth_table)所示。图7 a/p 转换电路的模块符号与子程序（5）数字钟的组装对秒、分、时计数模块进行组装后形成的数字钟子电路如图8 所示,其模块符号见图11中i-2。秒、分、时计数器及a/p 转换电路之间采用同步级连方式,秒脉冲同时引入各计数器时钟输入端(clk),利用低位计数器的进位输出端(cao)通过或门控制高位计数器计数容许端(cai)。或门另一输入端通过加高电平实现校时功能,tf、ts、tap 分别作为分、时、a/p的校对控制端。图8 数字钟子电路3.时控系统的设计时控系统由二一十进制译码电路、时间选择矩阵组成。（1）二十进制译码电路二十进制译码电路采

24、用abel-hdl 语言编写而成,其输入端(a0a3)接计数器输出的8421bcd 码,输出端y0y9 各对应一组输入bcd 码,高电平有效,其电路模块符号与子程序如图9 所示,用来实现时间选择。图9 二十进制译码电路的模块符号与子程序（2）时间选择矩阵时间选择矩阵子电路如图10 所示,其模块符号见图11 钟控系统中i-1。子电路的输入端fo7:0分别接时钟分计数器输出端q7q0,so4:0分别接时计数器输出q4q0,输入端am接a/p 转换电路的输出端amo,用“1”和“0”状态来区别上、下午。利用am 配合时、分译码器的输出,经与门进行选择,可选定24 小时内任意时刻(本电路只选择到分)。图10 中人的时间选择矩阵是一个学校上下课自动打铃系统,各与门所选择的时间如图所示,与门输出经或门处理后通过输出端bsh 启动打铃系统。图10 时间选择矩阵子电路图11 钟控系统4.数字钟控系统构成在isp synario system 原理图编辑窗口中将数字钟与时间选择矩阵连接后构成的钟控系统如图11 所示。将输入、输出端定义完毕,对系统进行编译并形成jed 文件,然后下载到芯片isplsi1032e-70plcc84 中。输入端tap、ts 和tf 通过外加高电平实现a/p、时、分校正,cd 和cai 通过外加高电平实现清零和计时容许控制。系统由clk 端输入2hz 脉冲经d 触发