--时序逻辑电路习题解答

1、5-1 分析图 5.77所示时序电路的逻辑功能， 写出电路的驱动方程、 状态方程和输出方程， 画出电路的状态转换图和时序图。CLKZ图 5.77 题 5-1 图解：从给定的电路图写出驱动方程为：D0 (Q0nQ1n)e Q2nD1 Q0n将驱动方程代入 D 触发器的特征方程 Qn 1D ，得到状态方程为：Q0n 1 (Q0n Q1n) e Q2nQ1n 1 Q0nQ2n 1 Q1n由电路图可知，输出方程为Z Q2n5-1(a)所示，时序图如图题解根据状态方程和输出方程，画出的状态转换图如图题解题解 5-1(a )状态转换图CLK0Q10 Q2 / Z12345tt0题解 5-1(b )时序图0

2、Q0综上分析可知，该电路是一个四进制计数器。5-2 分析图 5.78所示电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画 出电路的状态转换图。 A 为输入变量。ACLKY图 5.78 题 5-2 图 解：首先从电路图写出驱动方程为：D0 AQ1nD1 A Q0nQ1n A(Q0n Q1n) 将上式代入触发器的特征方程后得到状态方程Q0n 1 AQ1nQ1n 1 A Q0nQ1n A(Q0n Q1n ) 电路的输出方程为：Y AQ0nQ1n根据状态方程和输出方程，画出的状态转换图如图题解5-2 所示题解 5-2 状态转换图综上分析可知该电路的逻辑功能为：当输入为 0 时，无论电路初态为

3、何，次态均为状态“00”，即均复位；当输入为 1 时，无论电路初态为何，在若干 CLK 的作用下，电路最终回到状态“ 10”。5-3 已知同步时序电路如图 5.79(a)所示，其输入波形如图 5.79 (b)所示。试写出电路的驱 动方程、状态方程和输出方程，画出电路的状态转换图和时序图，并说明该电路的功能。(a) 电路图YCLK 1 2 3 4 5 6 7 8(b)输入波形图 5.79 题 5-3 图解：电路的驱动方程、状态方程和输出方程分别为：J0 X, K0 XJ1 XQ0,K1 XQ0n 1 XQ0n XQ0n XQ1n 1 XQ0n Q1n XQ1n XQ0n XQ1n Y XQ1nn

4、 1 n 1根据状态方程和输出方程，可分别做出Q1n 1,Q0n 1和 Y的卡诺图，如表 5-1 所示。由此做出的状态转换图如图题解 5-3(a)所示，画出的时序图如图题解5-3( b)所示。表 5.1 状态转换表Q2n 1Q1n 1 /YQ2nQ1n00011110000/000/000/100/1101/011/011/011/05-4 试画出用 4片74LS194A组成 16位双向移位寄存器的逻辑图。74LS194A的功能表见表5.9。110 序列检测器。解：见图题解 5-4。関彌54曲阕囹5-5 在图 5.80所示的电路中，若两个移位寄存器中的原始数据分别为A3A2A1A0=1100，

5、B3B2B1B0=0001，CI的初值为 0，试问经过 4个CLK 信号作用以后两个寄存器中的数据如何？ 这个电路完成什么功能？图 5.80 题 5-5 图解：经过 4 个 CLK 信号后，两个寄存器里的数据分别为： A3A2A1A0 1100 0001 1101， B3B2B1B0 0000 这是一个 4 位串行加法器电路。5-6 分析图 5.81的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。 六进制计数器 74161的功能表如表 5.13所示。图 5.81 题 5-6 图解： 图 5.81 所 示的电路， 是用异步 置零法构成的 十进制计 数器，当计数 进入 Q3Q2Q1Q

6、0 1010 状态，与非门译码器输出低电平置零信号，立刻将 74161 置成 Q3Q2Q1Q0 0000 状态，由于 Q3Q2Q1Q0 1010 是一个过渡状态，不存在稳定状态的循 环中，所以电路按 0000 1001这十个状态顺序循环，从而构成十进制计数器。5-7 分析图 5.82的计数器电路， 在M=0和M=1时各为几进制？计数器 74160的功能表与表 5.13相同。解：图 5.82 所示的电路，是用同步置数法将 74160 接成的可变模计数器。在 M=1 时，当电路进入状态 Q3Q2Q1Q0 1001 以后， LD 0，下一个 CLK 到达时， 将 D3D2D1D0 0100 置入电路

7、中，使 Q3Q2Q1Q0 0100 ，然后再从 0100 继续做加法计 数。因此，电路按 0100 1001这六个状态顺序循环，从而构成六进制计数器。同理。在 M=0，电路将按 0010 1001这八个状态顺序循环，故形成八进制计数器。5-8 图5.83电路时可变模计数器。 试分析当控制变量 A 为0和 1时电路各为几进制计数器。 74161的功能表见表 5.13。解 ： 这 是 用 同 步 置 数 法 接 成 的 可 控 进 制 计 数 器 。 在 A=1 时 ， 计 数 器 计 为 Q3Q2Q1Q0 1011 后 ， 给 出 LD 0 信 号 ， 下 一 个 CLK 到 来 时 计 数 器

8、 被 置 成 Q3Q2Q1Q0 0000 ，故是一个十二进制计数器。 在 A=0 时，计数器计为 Q3Q2Q1Q0 1001 后，给出 LD 0信号，下一个 CLK 到来时，计数器被置成 Q3Q2Q1Q0 0000 ，故构成十 进制计数器。5-9 十六进制计数器 74161 的功能表如表 5.13所示，试以 74161 设计一个可控进制计数 器，当输入控制变量 M=0时工作在五进制， M=1时工作在十五进制。请标出计数器输入端和进位输出端。解：此题可有多种接法。图题解 5-9 是利用同步置数法接成的可控计数器，因为每次置数时置入的是 D3D2D1D0 0000 ，所以 M=1时，应从 Q3Q2

9、Q1Q0 1110状态译出 LD 0信号；而在 M=0 时，应从 Q3Q2Q1Q0 0100状态译出 LD 0 信号。题解 5-9 图5-10 试分析图 5.84计数器电路的分频比 （即Y 与 CLK 的频率之比 ）。74161的功能表见表 5.13。图 5.84 题 5-10 图解：第（ 1）片 74161 是采用置数法接成的七进制计数器。每当计数器状态进入Q3Q2Q1Q0 1111 （十五）时译出 LD 0 信号，置入 D3D2D1D0 1001（九），所以是 15-9+1=7 进制计数器。第 （ 2 ） 片 74161 是 采 用 置 数 法 接 成 的 九 进 制 计 数 器 ， 当

10、计 数 器 状 态 进 入 Q3Q2Q1Q0 1111 （十五）时译出 LD 0信号，置入 D3D2D1D0 0111 （七），所以是 15-7+1=9 进制计数器。两片 74161 之间采用了串行进位连接方式，构成了7 9=63 进制计数器，故 Y 与 CLK的频率之比为 1： 63。5-11 图 5.85 电路是由两片同步十进制计数器 74160组成的计数器，试分析它是多少进 制的计数器？1图 5.85 题 5-11 图解：第（ 1）片 74160工作在十进制计数状态，第（ 2）片 74160采用置数法接成三进制 计数器，两片之间是十进制。若起始状态第（ 1）片和第（ 2）片 74160的

11、Q3Q2Q1Q0分别为 0001和 0111，则输入 19 个 CLK 信号以后，第（ 1 ）片变为 0000 状态，第（ 2）片接收了两个进位信号以后变为1001状态，并使第（ 2）片的 LD 0 。第 20 个 CLK 信号到达后，第（ 1）片计成 0001，第（ 2） 片被置成 0111，于是返回了起始状态，所以这是二十进制计数器。5-12 图 5.86电路是由两片同步十六进制计数器74161组成的计数器，试分析它是多少进制的计数器？D0 D1 D2 D3 C EPET 74161 (1) LDCLK Q0 Q1 Q21Q3CLK 计计计计计计1D0 D1 D2 D3 C EPET 74

12、161 (2) LDCLK Q0 Q1 Q2 Q3计计计计图 5.86 题 5-12 图 解：这是采用整体置数法接成的计数器。在出现 LD 0信号以前，两片 74161 均按照十六进制计数，即第（ 1）片到第（ 2）片 为十六进制，当第（ 1）片计为 0010（二），第（ 2）片计为（五）时产生 LD 0 信号，待 下一个 CLK 信号到达后两片 74161 同时被置零，总的进制为 5 16 2 1 83，故为八十 三进制计数器。5-13 画出两片同步十进制计数器 74160接成同步三十一进制计数器的接线图。 允许附加 必要的门电路。解：由于 31 是素数，不能分解，所以必须采用整体置数法或整

13、体置零法。这里采用了整体置数法，具体是，先将两片按同步连接方式接成10 10 100 进制计数器，然后用电路计为 30的状态译码出 LD 0的信号，如题解 5-13 所示。这样在电路从全零状态开始计数，计入 31 个 CLK 后将返回全零状态，形成三十一进制的计数器。题解 5-13 图5-14 用同步十进制计数器 74160设计一个三百六十五进制计数器。 要求各位间为十进制 关系。允许附加必要的门电路。解：因为要求各位之间是十进制关系，所以需令每一位的 74160 接成十进制计数状态， 并以低位的进位输出作高位的 EP 和 ET 的控制信号（或进位脉冲） ，接成三位十进制计数器， 然后用整体置

14、数（或置零）法再改接成三百六十五进制计数器。题解 5-14 是采用同步置数法的接线图， 当计数器计成 364 状态时译出 LD 0信号，下一个 CLK 脉冲到来时将计数器置为全零状态，从而得到三百六十五进制计数器。题解 5-14 图5-15 设计一个数字钟电路， 要求能用七段数码管显示从 0时 0分0秒到 23时 59分59秒之间 的任意时刻。解：电路接法见题解 5-15 所示，计数器由六片 74160 组成，第（ 1）、（2）两片接成六 十进制的“秒”计数器，第（ 1）片为十进制，第（ 2）片为六进制，第（ 3）、（ 4）片接成六 十进制的“分”计数器，接法同“秒”计数器，第（5）、（6）片

15、用整体复位法接成二十四进制的“时” 计数器。显示译码器由六片 7448 组成，每片 7448 用于驱动一只共阴极的数码管 BS201A 。图路电51-5解题5-16 试利用同步十六进制计数器74161和4线 -16线译码器 74LS154设计节拍脉冲发生器，要求从 12个输出端顺序、循环地输出等宽的负脉冲。 解：此题的设计方法不是唯一的， 比如可以采用同步置数法得到 74161 接成十二进制计数器，并把它的 Q3,Q2,Q1,Q0接至 74LS154 的 A3 , A2 , A1, A0输入端，在连续输入 CLK 脉 冲后，在 74LS154的Y0 Y11输出端就得到了 12个等宽的顺序脉冲

16、P0 P11，电路接法如 题解 5-16 所示。1CLKEP ETCLKD0D1D2D3Q0Q1Q2Q3CRD LDA0 A1 A2 AY0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14YP0P1P2P3P4P5P6P9P10P11计计计计题解 5-16 图5-17 设计一个序列信号发生器电路，使之在一系列CLK 信号作用下能周期性地输出0010110111”的序列信号。解：此题的一种设计方案使用十进制计数器和8选 1 数据选择器组成的， 若十进制计数 器选用 74160，则可列出在 CLK 连续作用下计数器状态 Q3Q2Q1Q0与要产生的输出 Z 之间 关系的真值表，如下

17、表所示。若采用 8 选 1 数据选择器 74HC151 ，则它的输出逻辑式可写为：D0(A2A1A0) D1( A2 A1A0) D2(A2A1A0) D3(A2A1A0) D4(A2 A1A0)D5 (A2 A1A0) D6(A2 A1 A0) D7(A2A1A0)再由真值表写出 Z 的逻辑式，并化成与上式对应的形式后，得到：Z Q3(Q2Q1Q0) Q3(Q2Q1Q0 ) Q3(Q2Q1Q0 ) 0 (Q2Q1Q0) Q3(Q2Q1Q0)Q3(Q2Q1Q0) 0 (Q2Q1 Q0 ) Q3(Q2Q1Q 0)令 A2Q2 ， A1Q1 ，A0Q0 ，D0D1Q3 ， D2D4D5D7Q3 ，

18、D3 D6 0 ，则数据选择器的输出 Y 即是所求的 Z，电路接法见题解 5-17 图所示。EP ETCLK0614701D DDD3LD RDQ0Q1Q2Q3CCLK计计计Q3Q2Q1Q0Z0000001000102001013001104010015010116011007011118100019100115-18 试用 JK触发器和门电路设计一个同步七进制计数器。 解：因为七进制计数器必须有七个不同的电路状态， 所以需要用三个触发器组成， 若对 电路的状态编码没有提出要求， 则取哪七个状态以及状态如何更替可自行确定， 比如采用下 图题解 5-18 (a)状态转换图所示的状态编码和循环顺序

19、， 即可画出电路次态 (Q3n 1Q2n 1Q1n1)的卡诺图如图题解 5-18(b)所示。111Q2Q1Q题解 5-18(a )状态转换图Q3n 1Q2n 1Q1n 1的卡诺图Q2n 1的卡诺图题解 5-18(b )卡诺图从图( b)的卡诺图写出电路状态方程为：n1Q3n 1 Q3Q2 Q2Q1 (Q2Q1)Q 3 (Q2 )Q3 n1Q2n 1 Q2 Q1 Q3Q2Q1 (Q1 )Q 2 (Q3Q1 )Q2 n1Q1Q2Q1 Q3Q1 (Q2Q3 )Q1 (1)Q1JQ KQ 对照，即可得到驱动方程为：将上式与 JK 触发器特性方程的标准形式 Qn 1J3 Q 2Q1J2 Q1J1 (Q3

20、Q2)K3 Q2K2 (Q3Q1)K1 1根据驱动方程画出的电路图如题解5-18(c)图所示。将无效状态 111 代入状态方程，得次态 000，说明该电路能自启动。CLK5-19 用 D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否自启动。 解：因为电路必须有 11 个不同的状态，所以需用四个触发器组成这个电路，如果按题 解 5-19 表取电路的 11 个状态和循环顺序， 则可画出表示电路的次态的卡诺图如图题解 5-19 (a)所示。题解 5-19 表 电路的状态转换表计计计计计0计计计计计计计0计计C计计计计 计 0计Q0 330Q0 20Q0 110Q 010001102001

21、02030011304010004501010560110067011107810000891001091010101011 1 0 1 0 0 1000 0001/0 0010/00011/00100/001 0101/0 0110/01000/00111/0xxxx/xxxxx/xxxxx/x xxxx/x000111101110 1001/0 1010/0 xxxx/x 0000/1 题解 5-19 Q3n 1Q2n 1Q1n 1Q0n 1 /C 的卡诺图由卡诺图得到四个触发器的状态方程为：n1Q3 Q3Q1 Q2Q1Q0n1Q2 Q2Q1 Q2Q0 Q2Q1Q0n1Q1Q1Q0 Q3Q

22、1Q0n1Q0 Q3Q0 Q1Q0输出方程为：C Q3Q1由于 D 触发器的特性方程是 Qn 1 D ，于是得到图题解 5-19 (b) 所示的电路图。 由状态方程得输出方程画出电路的状态转换图如图题解5-19 (c)所示，可见电路能自启动。题解 5-19(b) 逻辑电路图5-20 设计一个串行数据检测电路。当连续出现四个和四个以上的1时，检测输出为 1，其余情况输出为 0。解：设未输入 1 以前电路的初始状态为 S0 ，输入一个 1 以后电路的状态为 S1，连续输入两个 1 以后电路的状态为 S2 ，连续输入三个 1 以后电路的状态为 S3 ，连续输入四个和四个以上的 1 以后电路的状态为S

23、4 ，则可根据题意画出图题解5-20 (a) 所示的状态转换图。由图题解 5-20 (a)可见，00、01、10、S4和 S3是等价状态可以合并，简化后的状态转换图如图题解5-20 (b) 所示。因为电路工作过程有四个状态，所以需要用两个触发器的四种状态组合11分别表示状态 S0、S1、S2、S3，并以 A表示输入， Y表示输出，则根据图题解 5-20 (b) 可列出如题解 5-20 表所示的电路的状态转换表。题解 5-20 表 状态转换表Q2n 1Q1n 1 /YQ2nQ1n00011110000/000/000/000/0101/010/011/111/0由表可画出 Q1n 1,Q0n 1

24、和 Y的卡诺图，如图题解 5-20 (c)所示。00000111Q1n 1Q0n1Y题解 5-20 (c) 卡诺图的分解从卡诺图得到电路的状态方程和输出方程为：n1Q1n 1 AQ1 AQ0n1Q0n 1 AQ1 AQ0Y AQ1Q0若选用 D 触发器组成该电路，由于其特性方程Qn 1 D ，于是得到如图题解 5-20(d)所示的电路图。Y题解 5-20(d) 逻辑电路图5-21 设计一个控制步进电动机三相六状态工作的逻辑电路。如果用1表示电机绕组导通，0表示电机绕组截止， 则3个绕组 ABC的状态转换图应如图 5.87所示。 M 为输入控制变 量，当 M 1时为正转， M 0 时为反转。1/

25、 001解：取 Q1,Q2,Q3三个触发器的状态分别表示 A， B，C的状态，由图 5.87可见，输出状态与 A ， B ， C的状态相同，故可直接得到 ya Q1，yb Q2， yc Q3 。根据已知的状态转换图画出 Q1n 1、Q2n 1、Q3n 1作为 Q1,Q2,Q3和 M 的逻辑函数的卡诺图如图题解5-21(a)所示。00011110110101001xxx110100011010xxx0110011010xxx 题 解 51-2011(a ) 卡 诺 图 00110011由卡诺图写出状态方程：Q1nQ2nQ3nM Q2M Q3M Q1M Q3M Q1M Q2若采用 D 触发器，则根据Qn1 D ，即得到每