超大规模集成电路课程设计2_4译码器

1、.专业整理 .集成电路专项实践任务书学生：专业班级：电子指导教师：金根工作单位：信息工程学院题目: 2-4译码器设计初始条件：计算机、 ORCAD软件、 L-EDIT 软件要求完成的主要任务: （包括集成电路专项实践工作量及其技术要求，以及说明书撰写等具体要求）1、集成电路专项实践工作量：1 周2、技术要求：（1）学习 ORCAD软件和 L-EDIT 软件。（2）设计一个 2-4 译码器电路。（3）利用 ORCAD软件和 L-EDIT 软件对该电路进行系统设计、 电路设计和版图设计，并进行相应的设计、模拟和仿真工作。3、查阅至少 5 篇参考文献。按理工大学课程设计工作规要求撰写设计报告书。全文

2、用 A4 纸打印，图纸应符合绘图规。时间安排：2015.6.19 布置集成电路专项实践 任务、选题；讲解 集成电路专项实践 具体实施计划与课程设计报告格式的要求； 集成电路专项实践 答疑事项。2015.6.19-6.20学习 ORCAD软件和 L-EDIT 软件，查阅相关资料，复习所设计容的基本理论知识。2015.6.21-6.25对 2-4 译码器电路进行设计仿真工作， 完成集成电路专项实践 报告的撰写。2015.6.30提交集成电路专项实践 报告，进行答辩。指导教师签名：年月日系主任（或责任教师）签名：年月日.学习帮手 .专业整理 .摘要译码器是组合逻辑电路中的重要器件，实现编码的逆过程。

3、分为显示译码和变量译码两类。其中变量译码输入较少，而输出较多，一般分为2n译码和 8421BCD译码， 2-4 译码器属于前一种，有两个输入，四个输出。本文记叙了 2-4 译码器原理图的输入和仿真以及版图的设计。关键词：集成电路，译码器，CMOS.学习帮手 .专业整理 .目录摘要 . .21软件说明 . .42电路设计过程 . .52.1 2-4译码器电路设计 .52.2 2-4译码器仿真及分析 .63版图设计 . .73.1与非门版图设计 .73.2反相器版图设计 . .93.3整体版图设计 . .114总结与体会 . .125参考文献 . .13.学习帮手 .专业整理 .1 软件说明本次课

4、程设计主要使用了ORCAD软件，进行原理图的输入和仿真，版图设计则运用了L-EDIT 软件。ORCAD是一个混合名词，反映了软件的发源地：俄勒冈（Oregon）+计算机辅助设计（ CAD）。它一套在个人电脑的电子设计自动化套装软件，能够实现绘制电路原理图以及制作PCB和可编程逻辑设计提供连续性的仿真信息，是当今世界最流行的原理图输入软件之一。专门用来让电子工程师设计电路图及相关图表，设计印刷电路板所用的印刷图，以及电路的模拟之用。L-EDIT 软件是 Tanner EDA 软件公司出品的一个IC 设计和验证的高性能软件系统模块，具有高效率、交互式等特点，强大而且完善的功能包括从 IC 设计到输

5、出，以及最后的加工服务。本次课设运用它完成了相应的版图设计任务。.学习帮手 .专业整理 .2 电路设计过程2.1 2-4译码器电路设计变量译码器是一个将n 个输入变为 2 的 n 次方个输出的组合逻辑电路，2-4 译码器有两个输入， 4 个输出，由反相器和与非门构成，AB输入取不同组合时，每个输出为零的情况仅有一次，即为最小项输出。其原理图如下图 1，A1为 1 时， A2为 0，B1为 1 时， B2 为 0，B2A2输入分别为 00、01、10、11 时，对应输出最小项Y0、Y1、Y2。在用 ORCAD进行原理图输入时，输入A1 的周期设置为 1s，输入 B1 的周期设置为 2s。在原理图

6、输入环节中，曾发现了一个问题，一开始对于输入端分别设置为 A、A、 B、B，结果第一次仿真生成网表时，显示“a badname on U1A”, 后来对原理图进行修改，生成网表成功。修改后的原理图如下图 1 所示，数字时钟信号源直接接 A2 和 B2，同时经过反相器接 A1 和 B1，从而实现 B2A2四种组合 00、01、10、11 的输入，四个与非门组成 Y0Y1Y2Y3四个输出， 2-4 译码器电路基本设计环节完成。接下来是原理图的仿真分析，若瞬态分析图与真值表相对应，则电路能实现其基本逻辑功能，设计成功。2-4译码器真值表如表1 所示。.学习帮手 .专业整理 .图 1 2-4译码器原理

7、图2-4 译码器真值表：表 12-4译码器真值表输入输出B2A2Y3Y2Y1Y00011100111011010111101112.2 2-4译码器仿真及分析.学习帮手 .专业整理 .下图为译码器的瞬态分析图：图 2 2-4译码器瞬态仿真图由图 2 可知， B2A2输入为 00 时，输只有 Y0 输出为低电平； B2A2输入为 01 时，只有 Y1 输出为低电平； B2A2输入为 10 时，只有 Y2 输出为低电平； B2A2输入为 11 时，只有 Y3 输出为低电平 , 与真值表一致，设计成功。由瞬态仿真图可知， 电路没有明显时延现象， 原理图中设置器件参数时，数字时钟信号源的 delay

8、设置为 0，因此输入无时延为正常现象。 输出没有明显时延，可能是因为该电路具有良好的对称性，器件造成的时延较小，无法从仿真图上明显展示出来。3 版图设计3.1与非门版图设计.学习帮手 .专业整理 .图 3 为与非门原理图，分别由两个PMOS和两个 NMOS组成，用 CMOS实现反相器电路， PMOS和 NMOS管进行全互补连接方式，栅极相连作为输入，电路上面是两个PMOS并联， PMOS的漏极与下面NMOS的漏极相连作为输出，POMS管的源极和衬底相连接高电平，NMOS管的源极与衬底相连接低电平。在该电路图中，前一级为在该电路图中，前一级为一个正常的输出电路，后一级为一个反相器，对前一级的输出

9、取反。当A,B 输入低电平时，下面两个 NMOS截止，上面两个 PMOS导通，输出为 1，经反相器取反后，输出为0；当 A,B 输入为 0,1 时，与地相连的 NMOS导通，与 A 相连的 PMOS导通，此时输出仍为 1，取反后输出为 0；当 A,B 输入为 1，0 时，与 A 相连的 NMOS 导通，与 B 相连的 PMOS导通，此时输出为 1，取反后为 0；只有当 A,B 输入均为 1,1 时，下面两个 NMOS同时导通，输出为 0，经反相器取反后，输出为 1。.学习帮手 .专业整理 .图 3与非门原理图图 4与非门版图版图设计如下图4 所示，用 L-Edit版图绘制软件对与门电路进行版图

10、绘制。首先要进行一些参数的设置，设置完成后点击左侧的工具栏可以对应画出相应的结构。本设计中主要是绘制有源区avtive,栅极 A,B，Nselect和 Pselect, 接触孔 contact 以及 metal1 和输出 Y, 电源 Vdd 和地 Gnd，根据设计规则，可以画出版图。版图画好后，点击 DRC，检查电路版图是否正确，然后生成网表。3.2 反相器版图设计CMOS具有功耗小、抗干扰能力强、传输特性好和集成度高等特点。其工作原理简单， 当输入为高电平时， PMOS截止，相当于一个无穷到的PMOS截止电阻， NMOS导通，相当于一个有限的NMOS导通电阻，二者共同构成一个串联分压电路，

11、U0输出为低电平；当输入为低电平时，同理，PMOS导通，相当于一个有限的PMOS导通电阻， NMOS截止，相当于一个无穷大的截止电阻，两者构成分压电路，此时输出为高电平。由此输出总是输入反相的，实现倒相原理。.学习帮手 .专业整理 .反相器的原理图和版图如下所示。图 5 反相器原理图图 6 反相器版图版图的绘制与上述与非门的版图绘制小异，先进行参数设置，然后利用工具栏绘制相应的结构，最后进行DRC检测并生成网表。其实也可以直接引用画好的PMOS或 NMOS构成 CMOS，这样方便得多。.学习帮手 .专业整理 .3.3 整体版图设计整体版图设计如图7 所示， DRC检测如图 8 所示。图 7 2

12、-4译码器版图.学习帮手 .专业整理 .图8DRC检测如图 7 所示，版图设计使用的Lambda法则。红色为信号线，上下两根蓝色分别为电源线和地线。在版图设计中，遇到最多的问题就是线与线之间的距离太近，这个时候就应该修正距离重新画。4 总结与体会通过本次课程设计，我掌握了ORCAD和 L-EDIT 软件的用法，对于原理图输入及仿真更为熟悉，能画出相应的版图。经过一周的学习和调试，我对版图工艺有了进一步的了解。再借助典型器件特性的探讨，tanner软件模拟电路的原理图绘制，熟悉了tanner 软件在此方面的应用，而且最重要的是增强了我对学习的信心。这一周的设计让我明白，纸上得来终觉浅，觉知此事要

13、躬行的道理。.学习帮手 .专业整理 .设计过程中，我遇到一个难题，就是电路与版图不匹配，版图是经过DRC验证无误的，电路也是出了波形的，可是就是对不上。经过仔细的检查，我发现问题出在版图上， DRC只是检验尺寸的合理性， 它与电路图没有必然联系，而且我的输入输出接反了，导致不过关，修改后，终于匹配了。我们在书本上所学得理论知识只是给实践做指导，理论必须应用于实践。综合运用所学的知识完成了设计任务，使我更进一步熟悉了专业知识，并深入掌握仿真方法和工具、同时为毕业设计打下基础。这次课设培养了综合运用所学知识的能力，独立分析和解决工程技术问题的能力；培养了在理论计算、制图、运用标准和规、查阅设计手册

14、与资料以及应用工具等方面的能力，逐步树立正确的设计思想。同时我要感谢我的指导老师老师以及热心帮助我的同学们。在此过程中，我遇到过很多困难，比如，虽然原理图十分简单，可是在输入时我还是不小心犯下错误导致不能仿真，可是我没有放弃，从网表文件中找到错误所在并修改，最终仿真成功。对于版图设计，一开始十分生疏，后来通过不断演练和请教同学，我成功画好了版图，很有成就感。经过这次课程设计，我的软件使用能力得到了很大的提升，对于我这是最有意义的。5 参考文献1 之廉等：超大规模集成电路设计方法学导论 （第 2 版），清华大学出.学习帮手 .专业整理 .版；2Martin,K.：DigitalIntegrate

15、dCircuitDesign ，电子工业， 2002年出版；3 权海洋：超大规模集成电路设计与实践 ，电子科技大学， 2012 年出版；4 飞虎 . 基于 OrCAD/Pspice9 的电路优化设计 . 装备制造与技术 , 2010,（5）5 钟文耀 , 美珠 .CMOS电路模拟与设计基于 Hspice. 全华科技图书股份有限公司印行 ,2011 ；6 高美蓉 . 基于 Pspice 的电路性能分析方法的研究与应用. 数字技术与应用， 2012，（9）7 高保嘉：MOS VLSI分析与设计，电子工业， 2011 年出版；.学习帮手 .专业整理 .本科生课程设计成绩评定表姓名专业、班级朱慧性别女电子科学与技术1202 班课程设计题目：2-4 译码器设计课程设计答辩或质疑记录：1. 仿真图为什么没由延时？答：因为在设置参数时数字时钟信号源的 d