计算机组成原理课程设计报告330738386_第1页
计算机组成原理课程设计报告330738386_第2页
计算机组成原理课程设计报告330738386_第3页
计算机组成原理课程设计报告330738386_第4页
计算机组成原理课程设计报告330738386_第5页
已阅读5页,还剩12页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、硬布线控制器的设计与调试一、 教学目的、任务与实验设备(一) 教学目的1) 融会贯通计算机组成原理课程和计算机系统结构课程的内容,通过知识的综合运用,加深对计算机系统各模块的工作原理及相互联系的认识,特别是对硬布线控制器的认识。2) 学习运用isp(在系统编程)技术进行设计和调试的基本步骤和方法,熟悉集成开发软件中设计调试工具的使用,体会isp技术相对于传统开发技术的优点。3) 培养科学研究的独立工作能力,取得工程设计与组装调试的实践经验。(二) 设计与调试任务1) 按给定的数据格式和指令系统,在所提供的器件范围内,设计一台硬布线控制器控制的模型计算机。2) 根据设计图纸,在通用实验台上进行组

2、装,并调试成功。3) 在组装调试成功的基础上,整理出设计图纸和其他文件,包括:1. 总框图(数据通路图);2. 硬布线控制器逻辑模块图;3. 模块abel语言源程序(如果有的话);4. 硬布线控制流程图;5. 元件排列图;6. 设计说明书;7. 调试小结。 (三) 实验设备1) tec计算机组成原理实验系统一台2) 直流万用表一只 集成电路建议使用isp芯片(一片isplsi1032)。采用isp器件,则需要一台pc机运行设计自动化软件(例如ispexpert)作设计、编程和下载使用。二、 总体设计思路(描述指令系统,给数据通路)本次实验的总体思路为:首先,分析数据通路;然后,根据数据通路,列

3、出所有指令的方框图语言表示的流程;再次,由方框图语言表示的指令流程归纳出控制信号与节拍、操作码、条件信号swc、swb、swa等的关系表;从而,由关系表将组合逻辑表达式列出;最后,将组合逻辑表达式用abel-hdl语言中的形式表示,在电脑中输入,由设定的管脚连接线路,执行相关操作。 下面,分别介绍数据通路与指令系统。(一) 数据通路本实验采用的数据通路和微程序控制器方案相同。即如下图所示:由于与微程序控制器的数据通路相同,因此也可以模仿微程序控制器的指令系统思路来设计本次实验的指令系统。(二) 指令系统本次实验采用与模型计算机相同的指令系统,即12条机器指令。由于考虑到复杂度和时间问题,实验中

4、去掉中断指令后的3条机器指令,只保留9条指令。其指令系统中包含如下指令:add、sub、and、mul、lda、sta、jmp、jc、stp。根据对数据通路的分析,我们可以了解到,每条指令的实现都是由若干个控制信号的发出来实现的。因此,我们可以列出一个表格来反映指令与信号的逻辑关系,从而得出其逻辑表达式。硬布线控制器能够实现控制功能,关键在于它的组合逻辑译码电路。译码电路的任务就是将一系列有关指令、时序等的输入信号,转化为一个个控制信号,输出到各执行部件中。根据硬布线控制器的基本原理,针对每个控制信号s,可以列出它的译码函数 s = f( im, mi, tk, bj ) 其中im是机器指令操

5、作码译码器的输出信号,mi是节拍信号发生器的节拍信号,tk是时序信号发生器的时序信号,bj是状态条件判断信号。在tec4计算机组成原理实验系统中,因为时序信号tk(t1t4)已经直接输送给数据通路,所以译码电路不需tk作为输入。又因为机器指令系统比较简单,操作码只有位,不需要专门的操作码译码器,因此im直接就是操作码,即指令寄存器的ir4ir7信号。mi的来源就是时序模块的节拍信号,例如w4w1。bj的信号包括:1. 来自数据通路中运算器alu的进位信号c2. 来自控制台的开关信号swc、swb、swa3. 其他信号。 三、 设计方案 由上所述,指令系统的设计主要是根据数据通路来进行的。 (一

6、) 首先,根据数据通路,画出硬布线控制器的流程图: 控制台流程图 取指与指令流程图硬布线控制器以节拍为时间单位,1拍是指从时序t1的上升沿到t4的下降沿的一段时间。在硬布线控制器中,决定执行一条指令需要的节拍数要根据所有指令而定。既不能只考虑某些需要最多节拍的指令,也不能只考虑节拍数最少的指令,一般要根据大多数机器指令所需的节拍数而定,设计才比较合理。在本实验中,由于选用4拍对大多数指令就够用,所以节拍发生器产生个节拍信号(w1w4)。对于节拍数小于4的指令,如jmp,的解决办法是在时序电路中加入了一个控制信号skip的输入,该信号的作用是使节拍发生器在任意状态下直接跳到最后拍(w4)。这样,

7、设计控制流程时,在所需节拍较少的的指令流程的适当位置使skip控制信号有效,多余的节拍就可以跳过,从而提高了性能。对于节拍数大于4的指令,有两种解决方法:一种是修改时序电路,采用变节拍的方式实现,即对于所需节拍较多的指令,时序电路产生较多的节拍,许多计算机系统就是这样做的。另一种方法是将一条机器指令的执行化为占用两条(或者更多)机器指令的节拍,例如执行一条指令可以占用w1、w2、w3、w4、w1、w2、w3、w4。为了区分一条指令的两个不同阶段,可用某些特殊的寄存器标志将其区分,例如,flag = 0时,表示该指令执行第一个w1、w2、w3、w4;flag = 1时,表示该指令执行第二个w1、

8、w2、w3、w4。上文中提到的bj包括其他信号,flag就可以认为是一个其他信号。另外,由于控制台也存在有多种状态,因此也需要设置相应的标志位进行组合来加以区分(如图1所示)。(二) 然后,根据流程图列出指令译码表:其中,w1、w2、w3、w4代表拍数。(三)根据译码表可以写出每个控制信号的逻辑表达式,这个表达式就是它所在的行各乘积项相加(逻辑或)。另外,可以将功能相同或相近的信号加以归并和简化,用abel语言编写,得到如下的式子:wrd=st0&!swc&swb&swa&w4 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w4 #st0&!swc&!swb&

9、!swa&!ir7&!ir6&!ir5&ir4&w4 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w4 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&ir4&w4 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w4;sw_bus#=!st0&swc&!swb&!swa&w4 #!st0&!swc&!swb&swa&w4 #!st0&!swc&swb&!swa&w4 #!st0&!swc&swb&swa&w4 #!st0&!swc&!swb&!swa&w4 #st0&!swc&swb&!swa&w1 #st0&

10、!swc&swb&swa&w1 #st0&!swc&swb&swa&w3 #st0&swc&!swb&!swa&w1; ar1_inc=st0&!swc&!swb&swa&w4 #st0&!swc&swb&!swa&w4;m3=!st0&swc&!swb&!swa&w4 #!st0&!swc&swb&swa&w4;m4=!st0&!swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w4;ldar1=!st0&swc&!swb&!swa&w4 #!st0&!swc&!swb&swa&w4 #!st0&!swc&swb&!swa&w4

11、#!st0&!swc&swb&swa&w4 #st0&!swc&!swb&!swa&w1; #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w2;lddr1=st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w2 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&ir4&w

12、2; #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w2;cel#=st0&!swc&!swb&swa&w1 #st0&!swc&swb&!swa&w1 #st0&!swc&swb&swa&w1 #st0&swc&!swb&!swa&w1 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w4;ldir=st0&!swc&swb&swa&w2 #st0&swc&!swb&!swa&w2 #st0&!swc&!swb&!swa&w1;alu_bus=st0

13、&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w4;lder=st0&!swc&swb&swa&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!

14、ir6&!ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w3;lrw=st0&!swc&!swb&swa&w1 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w3;rs_bus#=st0&swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7

15、&ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w4;ldpc=!st0&!swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w4 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&ir4&w4&c;pc_add=st0&!swc&!swb&!swa&ir7&!ir6&!ir5&ir4&w4&c; tj=!st0&swc&!swb&!swa&w4 #!st0&!swc&swb&!swa&w4 #!st0&!swc&swb&swa&w4 #st0&!s

16、wc&!swb&swa&w4 #st0&!swc&swb&!swa&w4 #st0&!swc&swb&swa&w2 #st0&!swc&swb&swa&w4 #st0&swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&!ir7&ir6&ir5&!ir4&w4 ;skip=!st0&swc&!swb&!swa&w1 #!st0&!swc&!swb&swa&w1 #!st0&!swc&swb&!swa&w1 #!st0&!swc&swb&swa&w1 #!st0&!swc&!swb&!swa&w1 #st0&!swc&!swb&swa&w1 #st0&!swc&swb&!s

17、wa&w1 #st0&swc&!swb&!swa&w2 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7&ir6&ir5&!ir4&w2;一、二、三、四、 设计的实现(abel-hdl)module atitle abinput clr pin 3; mf pin 5; t1 pin 6; w1 pin 7; w2 pin 8; w3 pin 9;

18、 w4 pin 10; ir4 pin 12; ir5 pin 13; ir6 pin 14; ir7 pin 15; swc pin 26; swb pin 27; swa pin 28; c pin 29; output mf1,sst0 node istype com; run,st0 node istype reg; ldir, ldpc, pc_add,lddr1,cel,lrw pin 30,31,32,33,34,35 istype com; tj pin 36 istype com; skip pin 37 istype com; sw_bus pin 38 istype co

19、m; “sw_bus=sw_bus# lder pin 39 istype com; ldar1 pin 40 istype com; ar1_inc pin 49 istype com; rs_bus pin 45 istype com; “rs_bus=rs_bus# alu_bus pin 46 istype com; “alu_bus=alu_bus# wrd pin 47 istype com; s0 pin 50 istype com; s1 pin 51 istype com; s2 pin 52 istype com; m3 pin 53 istype com; m4 pin

20、54 istype com; clk=.c.;equations mf1=!clr&mf#t1; run:=clr&!st0#clr&run; run.clk=mf1; sst0=!st0&run&w4; st0:=clr&sst0#clr&st0; st0.clk=mf1;ldir=st0&!swc&swb&swa&w2 #st0&swc&!swb&!swa&w2 #st0&!swc&!swb&!swa&w1;ldpc=!st0&!swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w4 #st0&!swc&!swb&!swa&ir

21、7&!ir6&!ir5&ir4&w4&c;m4=!st0&!swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w4; pc_add=st0&!swc&!swb&!swa&ir7&!ir6&!ir5&ir4&w4&c;lddr1=st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w2 #st0&!swc&!swb&!swa&!ir7&!ir6

22、&ir5&ir4&w2; #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w2;cel=!(st0&!swc&!swb&swa&w1 #st0&!swc&swb&!swa&w1 #st0&!swc&swb&swa&w1 #st0&swc&!swb&!swa&w1 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w4);lrw=st0&!swc&!swb&swa&w1 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w3; tj

23、=!st0&swc&!swb&!swa&w4 #!st0&!swc&swb&!swa&w4 #!st0&!swc&swb&swa&w4 #st0&!swc&!swb&swa&w4 #st0&!swc&swb&!swa&w4 #st0&!swc&swb&swa&w2 #st0&!swc&swb&swa&w4 #st0&swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&!ir7&ir6&ir5&!ir4&w4 ;skip=!st0&swc&!swb&!swa&w1 #!st0&!swc&!swb&swa&w1 #!st0&!swc&swb&!swa&w1 #!st0&!sw

24、c&swb&swa&w1 #!st0&!swc&!swb&!swa&w1 #st0&!swc&!swb&swa&w1 #st0&!swc&swb&!swa&w1 #st0&swc&!swb&!swa&w2 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7&ir6&ir5&!ir4&w2;sw_bus=!(!st0&swc&!swb&!swa&w4

25、#!st0&!swc&!swb&swa&w4 #!st0&!swc&swb&!swa&w4 #!st0&!swc&swb&swa&w4 #!st0&!swc&!swb&!swa&w4 #st0&!swc&swb&!swa&w1 #st0&!swc&swb&swa&w1 #st0&!swc&swb&swa&w3 #st0&swc&!swb&!swa&w1); lder=st0&!swc&swb&swa&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w3 #st0&!swc&

26、!swb&!swa&!ir7&!ir6&ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w3;ldar1=!st0&swc&!swb&!swa&w4 #!st0&!swc&!swb&swa&w4 #!st0&!swc&swb&!swa&w4 #!st0&!swc&swb&swa&w4 #st0&!swc&!swb&!swa&w1; #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7&

27、ir6&!ir5&!ir4&w2;m3=!st0&swc&!swb&!swa&w4 #!st0&!swc&swb&swa&w4;ar1_inc=st0&!swc&!swb&swa&w4 #st0&!swc&swb&!swa&w4;rs_bus=!(st0&swc&!swb&!swa&w4 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w2 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w2 #st0&!swc&!swb&!swa&ir7&!ir6&!ir5&!ir4&w4);alu_bus=st0&!swc&!swb&!swa&!i

28、r7&!ir6&!ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w4;wrd=st0&!swc&swb&swa&w4 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w4 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w4 #st

29、0&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w4 #st0&!swc&!swb&!swa&!ir7&!ir6&ir5&ir4&w4 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&ir4&w4;s0=st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w3 #st0&!swc&!swb&!swa&!ir7&ir6&!ir5&!ir4&w4;s1=st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&!ir4&w3 #st0&!swc&!swb&!swa&!ir7&!ir6&!ir5&ir4&w3;s2=st0

30、&!swc&!swb&!swa&!ir7&!ir6&ir5&!ir4&w3;end a四、 调试及本次设计的体会调试:由于使用在系统可编程逻辑电路,集成度高,灵活性强,编程、下载方便,用于硬布线控制器将使分调变得相当简单。控制器内部连线集中在芯片内部,由程序自动完成,其速度、准确率和可靠性都是人工接线所不可比拟的。 第一步检查全部硬布线控制流程,以单拍(dp)方式执行指令。进行的顺序也是先执行控制台指令,然后执行机器指令。当全部控制流程图检查完毕后,如果数据通路的执行部件(运算器、存储器等)功能正确 第二步是在内存中装入包括有全部指令系统的一段程序和有关数据,进一步可采用单步(db)方式或连续

31、方式执行,以验证机器执行指令的正确性。第三步是编写一段表演程序,令机器运行。第四步是运行指导老师给出的验收程序。如果通过,则设计和调试完成。存储地址指令机器代码00hlda r0,r258h01hlda r1,r35dh02hadd r0,r104h03hstp60h体会:本次实验作为一门课程设计,在实施的过程当中,我得到了许多的体会。首先,本次实验将一个学期所学的知识都囊括起来。因此,在做实验的过程中,我们会用到许多以前学过的知识或者是在以前实验过程中所积累的经验。这让我了解到平时对于知识积累的重要性,只有平时多积攒一些知识,在用到它们的时候才能做到游刃有余;第二,对思想的学习很重要。在平时

32、的学习过程中,我们不仅要注重对知识点的理解,更重要的是对思想的掌握。例如,只有掌握了计算机的运行原理、微程序控制器的实现机制,我们在设计硬布线控制器的时候,才能把握住其精髓与核心,这样的设计思路才是清晰的。第三,学会独立思考。在设计和动手实验的过程中,我们遇到过很多的困难,也多次的向老师请教过一些问题。但是,老师并没有直接地帮我们解决问题,而是间接地告诉我们自己去解决问题的方法,即授人以鱼不如授人以渔,在这样的过程中,我们学会了更对解决某一类问题的方法而不仅是某一个问题的方法,我们更是学会了独立思考并解决问题的能力。第四,学会团结合作。因为是三个人一个小组,才协作的过程中,我们不断地交流,不断

33、地产生思想的火花,我们有过激烈的讨论,我们有过兴奋地发现,在这个过程中,我们协调一致,团结互助,用集体的力量突破了一个又一个的难关。第五,坚持就是胜利。在本次实验中,从对指令的设计到图标的绘制,从连线到程序的录入,每一次的坚持都是必要的。因为我们在这过程中遇到过很多的困难,正是因为我们坚持了,于是我们胜利了,这样的胜利不仅是完成了一项实验,更是一种对自我的超越,面对困难的坚持不懈也是我的一个重要体会之一。六、参考文献计算机组成原理(第四版) 白中英 主编以及黄岚老师提供的相关资料:abel-hdl reference ispexpert able isplsi1032七、附录硬布线控制器逻辑模

34、块图 荿蒀袈羆聿芃螄羅膁蒈蚀肄芃芁薆肃羃蒆蒂肃肅艿螁肂芇蒅螇肁莀莇蚃肀聿薃蕿聿膂莆袈肈芄薁螄膇莆莄蚀膇肆薀薆螃膈莂蒂螂莁薈袀螁肀蒁螆螀膃蚆蚂螀芅葿薈蝿莇节袇螈肇蒇螃袇腿芀虿袆芁蒆薅袅肁芈薁袄膃薄衿袄芆莇螅袃莈薂蚁袂肈莅薇羁膀薀蒃羀节莃螂罿羂蕿蚈罿膄莁蚄羈芇蚇薀羇荿蒀袈羆聿芃螄羅膁蒈蚀肄芃芁薆肃羃蒆蒂肃肅艿螁肂芇蒅螇肁莀莇蚃肀聿薃蕿聿膂莆袈肈芄薁螄膇莆莄蚀膇肆薀薆螃膈莂蒂螂莁薈袀螁肀蒁螆螀膃蚆蚂螀芅葿薈蝿莇节袇螈肇蒇螃袇腿芀虿袆芁蒆薅袅肁芈薁袄膃薄衿袄芆莇螅袃莈薂蚁袂肈莅薇羁膀薀蒃羀节莃螂罿羂蕿蚈罿膄莁蚄羈芇蚇薀羇荿蒀袈羆聿芃螄羅膁蒈蚀肄芃芁薆肃羃蒆蒂肃肅艿螁肂芇蒅螇肁莀莇蚃肀聿薃蕿聿膂莆袈肈芄

35、薁螄膇莆莄蚀膇肆薀薆螃膈莂蒂螂莁薈袀螁肀蒁螆螀膃蚆蚂螀芅葿薈蝿莇节袇螈肇蒇螃袇腿芀虿袆芁蒆薅袅肁芈薁袄膃薄衿袄芆莇螅袃莈薂蚁袂肈莅薇羁膀薀蒃羀节莃螂罿羂蕿蚈罿膄莁蚄羈芇蚇薀羇荿蒀袈羆聿芃螄羅膁蒈蚀肄芃芁薆肃羃蒆蒂肃肅艿螁肂芇蒅螇肁莀莇蚃肀聿薃蕿聿膂莆袈肈芄薁螄膇莆莄蚀膇肆薀薆螃膈莂蒂螂莁薈袀螁肀蒁螆螀膃蚆蚂螀芅葿薈蝿莇节袇螈肇蒇螃袇腿芀虿袆芁蒆薅袅肁芈薁袄膃薄衿袄芆莇螅袃莈薂蚁袂肈莅薇羁膀薀蒃羀节莃螂罿羂蕿蚈罿膄莁蚄羈芇蚇薀羇荿蒀袈羆聿芃螄羅膁蒈蚀肄芃芁薆肃羃蒆蒂肃肅艿螁肂芇蒅螇肁莀莇蚃肀聿薃蕿聿膂莆袈肈芄薁螄膇莆莄蚀膇肆薀薆螃膈莂蒂螂莁薈袀螁肀蒁螆螀膃蚆蚂螀芅葿薈蝿莇节袇螈肇蒇螃袇腿芀虿袆芁蒆薅袅肁芈薁袄膃薄衿袄芆莇螅袃莈薂蚁袂肈莅薇羁膀薀蒃羀节莃螂罿羂蕿蚈罿膄莁蚄羈芇蚇薀羇荿蒀袈羆聿芃螄羅膁蒈蚀肄芃芁薆肃羃蒆蒂肃肅艿螁肂芇蒅螇肁莀莇蚃肀聿薃蕿聿膂莆袈肈芄薁螄膇莆莄蚀膇肆薀薆螃膈莂蒂螂莁薈袀螁肀蒁螆螀膃蚆蚂螀芅葿薈蝿莇节袇螈肇蒇螃袇腿芀虿袆芁蒆薅袅肁芈薁袄膃薄衿袄芆莇螅袃莈薂蚁袂肈莅薇羁膀薀蒃羀节莃螂罿羂蕿蚈罿膄莁蚄羈芇蚇薀羇荿蒀袈羆聿芃螄羅膁蒈蚀肄芃芁薆肃羃蒆蒂肃肅艿螁肂芇蒅螇肁莀莇蚃肀聿薃蕿聿膂莆袈肈芄薁螄膇莆莄蚀膇肆薀薆

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论