（推荐）第6章-时序逻辑电路

1、1,第 6 章 时 序 逻 辑 电 路,2,本章主要内容,(1)时序电路的基本组成 (2)时序电路的描述方法 (3)时序电路的分析 (4)时序电路的设计,3,6.1 时序电路的基本组成,图6.1是用框图表示的时序电路的基本组成情况。 它由组合逻辑电路及存储电路两部分组成。其中x1,xn称为时序电路的输入，Z1,Zm称为时序电路的输出； Y1,Yr为时序电路的内部输出，同时又是其存储电路的输入； y1,yr为时序电路的内部输入，同时又是其存储电路的输出。,图6.1 时序电路的组成,4,这些变量之间的关系可用逻辑关系式表示为： Zi = gi (x1, , xn ; y1 , , yr )，i =

2、 1, , m (6-1) Yi = hi (x1, , xn ; y1 , , yr )， i = 1, , r (6-2) 把式(6-1) 称作输出函数，式(6-2) 称作控制函数或激励函数。 时序电路中的存储电路可以是第5章中介绍过的各类触发器，也可以是其他类型的存储器件。,5,按照电路的工作方式，分为同步时序逻辑电路和异步时序逻辑电路两大类。 在同步时序逻辑电路中，各触发器的时钟脉冲相同；。在异步时序逻辑电路中，各触发器的时钟脉冲不相同，各触发器状态的改变不是同时发生的。 按照电路输出对输入信号的依从关系，可分为Mealy型时序电路和Moore型时序电路。 如果时序逻辑电路的输出是电路

3、输入和电路状态的函数，则称为Mealy型时序电路； 如果时序逻辑电路的输出仅仅是电路状态的函数，则称为Moore型时序电路。,6,7,6.2 时序电路的描述方法,在时序电路中，针对电路状态的一次改变，把改变之前的状态叫时序电路的现态，把改变之后的状态叫时序电路的次态。 时序电路的输入、输出、现态和次态之间的函数关系可以用状态图、状态表或时间图清晰地加以描述和说明。 6.2.1 状态图 状态图也叫状态转换图，它是反映时序电路状态转换规律及相应输入、输出取值情况的几何图形表示。,8,在这种表示中，将时序电路所有独立可能的状态用若干圆圈来表示，圈内标记不同的字母或数字，用以表示各种不同的状态。 圆圈

4、之间用带箭头的直线或弧线连接起来，用以表示状态跳变的方向，箭头尾端圆圈内标注的是电路的现态，箭头指向圆圈内标注的是电路的次态。 带箭头的直线或弧线旁都记有输入变量x和相应的输出Z，用xZ表示。如图6.2所示。 图6.2 时序电路的状态图,9,6.2.2 状态表 状态表也叫状态转换表，它是用表格的形式来描述时序电路。在这种表示中，时序电路的全部输入列在表的顶部，表的左边列出现态，表的内部列出次态和输出。状态表的一般列法如表6-1所示。 表6-1 时序电路的状态表 次态/输出,表6-1所示的状态表的读法是：处在现态y的时序电路，当输入为x时，该电路将进入输出为Z的次态Y。,10,6.2.3 时间图

5、 时间图又叫工作波形图。它用波形图的形式，形象地描述了时序电路的输入信号、输出信号以及电路的状态转换等在时间上的对应关系。,11,例6-1 研究具有一个输入变量x、一个输出变量Z和两个状态变量y1y2的时序电路，其中有： 输入： x=0 ， x=1 状态： y1y2=00A ， y1y2=01B y1y2=10C ， y1y2=11D 输出： Z=0 ， Z=1 该时序电路的状态图如图6.3所示，状态表如表6-2所示。 图6.3 状态图,12,表6-2 状态表 次态/输出,13,从状态表和状态图可以看到，假设初始状态处于A（即y1y2=00），如果这时加入输入x=0，则电路就进入次态D，且输出

6、Z=0；在处于状态D时，如果又加入输入x=1，则电路又进入状态B，且输出Z=1，等。所以，如果加到这个电路的输入为如下序列： x = 0 1 1 0 1 0 1 1 0 0 若电路的初始状态为A，则与每个输入对应的状态转换如下： 输入： 0 1 1 0 1 0 1 1 0 0 现态： A D B A D B B A C C 次态： D B A D B B A C C C 输出： 0 1 0 0 1 1 0 1 1 1,14,可见，若这个电路的初始状态为A，当加入如上的输入序列之后，所引起的输出序列为： Z = 0100110111 电路最后停留在终态C。,15,6.2.4 Mealy模型,Me

7、aly模型的时序电路也称指定跳变的时序电路。该模型的状态表和状态图反映出：时序电路的输出和它的现态和输入都有关。 表6-3所示的是一个Mealy模型时序电路的状态表，对应的状态图如图6.4所示。 表6-3 Mealy模型状态表 图6.4 Mealy模型状态图,16,图6.5给出的是一个具体的Mealy模型时序电路，它是一个由JK触发器及有关的组合电路构成的可逆二进制计数器。该时序电路的状态表如表6-4所示，对应的状态图如图6.6所示。 图6.5 Mealy模型电路举例,17,表6-4 状态表 次态/输出 图6.6 状态图 从该Mealy模型电路的状态表及状态图中可以清楚地看到，电路的输出不仅与

8、现态有关而且与输入也有关的情形。例如，现态为00，输入是0时，输出是1；现态为00，输入是1时，则输出是0。,18,6.2.5 Moore模型,Moore模型时序电路的输出仅由电路的现态所决定。 对于Moore模型时序电路，如果仍按Mealy型电路的规定作状态图，那么在所得到的状态图中，从每一个圆圈出发的箭头线一定有相同的输出。由此可以把输出不标在箭头线旁边的“输入输出”标注上，而标在仅与该输出有关的圆圈内，即圆圈内的标注应改为“现态输出”。 如图6.7所示，就是一个Moore模型时序电路的状态图。 图6.7 Moore模型状态图,19,Moore模型的状态表也具有新的格式，即由于状态表的每一

9、行有相同的输出，所以可以把输出从原来的“次态输出”栏内提出来，并单开一列，如表6-5所示。 表6-5 Moore模型状态表,20,6.3 时序电路的分析,时序电路的分析就是根据给定的时序电路，求出它的状态表、状态图或时间图，从而确定其逻辑功能和工作特性的过程。 同步时序电路分析的大致步骤如下： (1) 根据给定的电路结构，列出电路的输出函数表达式和各触发器的激励函数表达式。 (2) 根据触发器的次态方程和激励函数式，求出各触发器的状态表达式。 (3) 根据状态表达式和输出函数表达式，列出该时序电路的状态表和状态图。 (4) 用时间图或文字描述的方式对电路特性进行表述。,21,例6-2 分析如图

10、6.8所示的同步时序电路，其中x为外部输入信号，Z为电路的输出信号。 图6.8 例6-2逻辑图,22,第一步，根据图6.8所给的电路结构，列出触发器的激励函数表达式和输出函数表达式为： D = x y* + x* y (6-3) Z = x y (6-4) 第二步，把第一步得到的激励函数表达式代入D触发器的次态方程yn+1=D中，得到该触发器的状态表达式为： yn+1 = x y* + x*y (6-5) 第三步，根据状态表达式和输出函数表达式列出该电路的状态表和状态图，如表6-6和图6.9所示。,23,表6-6 状态表 次态yn+1/输出Z 图6.9 状态图,24,也可以用符号A和B分别表示

11、状态0和1，则上述的状态表和状态图又可改写表6-7和图6.10的形式。 表6-7 状态表 次态yn+1 / 输出Z 图6.10 状态图,25,第四步，作时间图对电路特性进行描述，如图6.11所示。 图6.11 时间图,26,从该时间图容易看出，在同样输入信号作用下，电路的初始状态不同，相应的输出也不相同。如图中，初始状态为A，则产生的状态序列为行，相应的输出为行； 初始状态为B，则产生的状态序列为行，相应的输出为行。 在本例中，只有当电路出现状态B，且输入x=1时，才有输出Z=1。,27,6.4 时序电路的设计,时序电路的设计，也称时序电路的综合。它是时序电路分析的逆过程。 同步时序电路设计的

12、一般步骤为： (1) 根据电路的设计要求，作出状态表或状态图； (2) 进行状态化简； (3) 进行状态分配，即对每一个状态指定一个二进制代码； (4) 选定触发器，并根据所选触发器的激励表及简化后的状态表求出各触发器的激励函数表达式和时序电路的输出函数表达式。 (5) 根据上面求得的表达式，画出时序电路的逻辑图。,28,6.4.1 根据设计要求形成原始状态表,状态表就是把用语言文字描述的对时序电路的要求通过表格的形式表示出来。 它是整个设计过程的基础和依据，后面的设计步骤都要在状态表的基础上进行。 最初形成的状态表，称为原始状态表。它不一定是最简的，即允许其中存在多余的状态，但必须保证不能有

13、状态遗漏或错误。 在确定状态数目时，应按“宁多勿漏”的原则来进行，以确保逻辑功能的正确和完备性。,29,例6-4 设计一个二进制序列检测器，要求当输入连续三个1或三个以上1时，电路输出为1，否则输出为0。作出这个时序电路的原始状态表。 由设计要求可知，要设计的电路有一个输入x和一个输出Z，输入x为一个二进制序列，每当其中出现连续三个1时，该检测电路能够识别并输出1；当有连续三个以上1时，则在第三个以及相继的连续1出现时，电路也输出1，直到输入转为0时，输出才变为0。例如： 输入x序列： 1101111110010 输出Z序列： 0000011110000,30,由上面的分析可知，检测电路要判断

14、是否连续输入3个1，至少应将输入的前两位二进制数码“记忆”下来。 前两位二制数码形成4种不同的状态组合，即00，01，10，11，我们用A，B，C，D分别代表这4种状态组合。如果采用两位具有左移功能的存储器件来“记忆”输入的历史情况，则电路的状态转移情况及相应的输出应该是： 当电路记忆的输入历史情况为01，如果此时输入为0，则电路的下一状态按左移规律应为10，输出为0；如果输入为1，电路的下一状态则变为11，输出仍为0。,31,当电路记忆的输入历史情况为10，如果此时输入为0，则下一状态为00，输出为0；如果输入为1，则下一状态为01，输出也为0。其余可依此类推。只有在当前的记忆的历史情况为1

15、1，而此时的输入为1时，电路的下一状态仍为11，此时电路的输出才为1。 至此可以得到表征所要设计电路特性的状态表和相应的状态图，如表6-9和图6.14所示，图6.14中的字母A、B、C、D分别代表状态组合00、01、10、11。,32,表6-9 状态表 次态/输出 图6.14 状态图,33,6.4.2. 状态化简,在建立原始状态图和原始状态表时，将重点放在正确地反映设计要求上，因而往往可能会多设置一些状态，但状态数目的多少将直接影响到所需触发器的个数。对于具有M个状态的时序电路来说， 所需触发器的个数n由下式决定：,可见，状态数目减少会使触发器的数目减少并简化电路。因此，状态简化的目的就是要消

16、去多余状态，以得到最简状态图和最简状态表。,34,状态的等价,设Si 和Sj 是原始状态表中的两个状态，若分别以Si 和Sj 为初始状态，加入任意的输入序列，电路均产生相同的输出序列，且都向同一个次态转换，即两个状态的转移效果相同，则称Si 和Sj 是等价状态或等价状态对，记作Si Sj。凡是相互等价的状态都可以合并成一个状态。,在状态表中判断两个状态是否等价的具体条件如下： 第一，在相同的输入条件下都有相同的输出。 第二，在相同的输入条件下次态也等价。 次态等价有三种情况： 次态相同; 次态交错; 次态互为隐含条件。,35,（1）观察状态S2和S5； （2）观察S6和S7 两个状态； （3）

17、观察S1和S3两个状态。,例：原始状态表,36,等价状态具有传递性：若Si和Sj等价，Si和Sk等价，则 Sj和S等价k也等价，记作SjSk。 相互等价状态的集合称为等价类，凡不被其它等价类 所包含的等价类称为最大等价类。例如，根据等价状态的 传递性可知，若有SiSj和SiSk，则有SjSk，它 们都称为等价类，而只有SiSjSk才是最大等价类。 另外，在状态表中，若某一状态和其它状态都不等价， 则其本身就是一个最大等价类。 状态表的化简，实际就是寻找所有最大等价类，并将 最大等价类合并，最后得到最简状态表。,37,最大等价类为： S1S3S2S4S5S6S7,原始状态表,最简状态表,最简状态

18、表,38,6.4.3 状态分配,状态分配是指将状态表中每一个字符表示的状态赋以适当的二进制代码，得到代码形式的状态表（二进制状态表），以便求出激励函数和输出函数， 最后完成时序电路的设计。,状态分配合适与否，虽然不影响触发器的级数，但对所设计的时序电路的复杂程度有一定的影响。然而，要得到最佳分配方案是很困难的。这首先是因为编码的方案太多，如果触发器的个数为n，实际状态数为M，则一共有2n种不同代码。,39,当M增大时，N值将急剧增加，要寻找一个最佳方案很困难。 此外，虽然人们已提出了许多算法，但也都还不成熟，因此在理论上这个问题还没解决。 在众多算法中，相邻法比较直观、简单，便于采用。它有 三

19、条原则，即符合下列条件的状态应尽可能分配相邻的二进制代码（仅供参考）： 具有相同次态的现态。 同一现态下的次态。 具有相同输出的现态。 三条原则以第一条为主，兼顾第二、第三条。,40,6.4.4 时序电路设计举例 例6-6 设计一个能识别输入序列01的同步时序电路。该电路具有一个输入x和一个输出Z，不论什么时候，只要输入中出现x=01序列时，所设计的电路就应该产生输出1信号，对于其他任何输入，输出皆为0。例如，如果输入序列为： x = 0010000010011101 那么输出序列应该是： Z = 0010000010010001,41,设计的第一步是构造满足上述要求的状态图和状态表。首先，假

20、定要设计的电路处在某一起始状态A。若输入为1，因为1不是要识别的输入序列“01”的第一个符号，所以输出Z=0，并且电路仍停留在状态A，如图6.17(a)所示。 如果电路处于初始状态A，且输入为0时，那么由于它是要识别的输入序列的第一个符号，电路应将这个情况记下，因此电路进入新的状态B，但此时的输出仍应为0，如图6.17(b)所示。,42,假设电路处在状态B，并且输入为0，因为0不是识别序列“01”的第二个符号，所以电路仍停在状态B，得到输出Z=0，如图6.17(c)所示。 最后，如果电路处在状态B，输入符号是1，这是要识别的输入序列“01”的第二个符号，此时电路已检测到“01”序列，产生输出Z

21、=1，并可以回到初始状态A。图6.17(d)是最后得到的状态图。,43,图6.17 状态图,44,与图6.17(d)所示的状态图相对应的状态表如表6-17所示。通过观察即可看出，该状态表已经是最简化状态表。 状态分配: 因共有两个状态，故只需一位二进制代码即可表示，这里选分配为A=0，B=1(当然也可选相反的分配，即A=1，B=0)。因此表6-17又可改画为表6-18。 表6-17 状态表 表6-18 改画后的状态表 次态/输出 次态/输出,45,如果选用钟控RS触发器实现此时序电路，那么问题就变成，如何根据表6-18及钟控RS触发器的激励表，来确定复位端R和置位端S应该加什么样的信号(即求出触发器的激励函数表达式)。为此，可导出表6-19。 表6-19 导出表,46,用图6.18所示的卡诺图化简，可得所设计电路的触发器激励函数表达式及电路输出函数表达式： R = x , S = x*, Z = xQ 由所得表达式，容易作出逻辑电路图，如图6.19所示。 图6.18 R、S和Z的卡诺图 图6.19 逻辑图,47,本章小结,1时序逻辑电路一般由组合电路和存储电路两部分组成。 2按照电路的工作方式，时序逻辑电路可以分为同步和异步时序逻辑电路两大类；按照电路输出对输入信号的依从关系，时序逻辑电路又可分为Mealy型和Moore型时序电路。 3在Meal