一种用于开关电容积分器的高增益CMOS运算放大器

1、一种用于开关电容积分器的高增益CMOS运算放大器李 坤1 唐 广21电子科技大学电子工程系，四川成都(610054)2电子科技大学电子工程系，四川成都(610054)E-mail：摘 要：设计了一种用于开关电容积分器中的CM0S运算跨导两级放大器。第一级运放采用一个P管输入的折叠式共源共栅结构，第二级采用单管共源结构，两级之间采用共源共栅电容密勒电容进行频率补偿。全差分运放CMFB采用了开关电容共模反馈电路，稳定性好。电路采用0.35混合信号CM0S工艺设计，5V电压供电，仿真结果表明，运算放大器的开环直流增益为82dB，单位增益带宽126MHz。 关键词： 跨导

2、运算放大器；共源共栅密勒电容补偿；全差动；开关电容共模反馈1 引言开关电容积分器的设想主要起因于流过电阻器与开关电容的电荷相同，利用周期性的翻转电容形成等效电阻，实现了模拟信号的离散处理 。在现代信号处理中 ，由于 CMOS工艺中的电阻和电容的绝对容差大及面积上的约束，不能满足大多数信号连续处理的要求。而开关电容电路具有准确的频率相应、 良好的电压线性度和温度特性等特点，并易于与CMOS工艺兼容，因此，ADC中的调制器主要使用开关电容电路来实现1。因为调制器的性能决定了ADC的转换精度，作为调制器中的基本模块，积分器的设计更是至关重要。而在多阶调制器的设计中，第一级积分器中运放是积分器中的重中

3、之重，由于减少量化噪声泄漏的要求，需要运放的直流增益至少为80dB。2 两级运放的设计运算放大器（简称运放）是模拟电路的一个基本的单元。所谓全差分运放是指输入和输出都是差分信号的运放，它同普通的单端输出运放相比有以下几个优点：更低的噪声；较大的输出电压摆幅；共模噪声得到较好抑制；较好地抑制谐波失真的偶数阶项等。所以高性能的运放多采用全差分形式。由于需要运放的直流增益至少为80dB，本设计中采用两级结构的运放。根据运放的性能指标要求，我们选择折叠共源共栅OTA的结构，后面再加一级共源结构的输出级来实现上述性能。最终所采用的运放结构如图1所示。整个全差分运算放大器可以近似看作一个两级放大结构，第一

4、级是折叠共源共栅放大，第二级是单管共源放大。为了使运算放大器保持稳定，必须进行频率补偿。传统的密勒零极点补偿(Miller Compensation)是在运算放大器的最后一级输出和第一级输出之间加上极点分离电容，最终结果是产生一个低频主极点，同时把次极点移到高频处，从而使处于反馈回路的运放保持稳定，而且一般还需要串联一个适当大小的电阻进行零点补偿。本次设计的运算放大器采用共源共栅密勒补偿2,3，它是在运算放大器的最后输出和第一级的级联节点（不是第一级的输出）之间加入补偿电容Cc，如图1，它将使运放产生一个主极点和两个高频复极点，相对于传统的密勒零极点补偿，共源共栅密勒电容补偿能补偿的负载电容范

5、围更大；图1 全差分运算放大器不需要零 图 2 运放交流小信号等效电路点补偿电阻；由于没有直接的高频馈通通路，改善了运放的电源抑制比；而且更重要的是它能利用较小的补偿电容获得很好的速度和相位裕量2。图1中的放大器采用PMOS管做差分对，这是由于相同条件下，PMOS管的噪声要小于NMOS管的噪声。图1中Vcmfb为共模反馈电路的输出，用于调整电路的共模输出电压。图2为运放交流小信号等效电路。其中有 可以得到运放的直流增益为： 如果忽略相对于负载电容很小的MOS管栅漏电容以及衬底电容，运算放大器的主极点可以表示如下：除了主极点外，根据前面的分析，该运算放大器还存在一对高频零点和一对高频复极点。高频

6、零点为： 由于高频零点比较高，对运算放大器的性能影响不大。高频复极点可用它们的本征频率和品质因素Q来表示，它们可近似表示为为了使所设计的运算放大器稳定工作，有足够的相位裕量和增益裕量，就要使Q的值减小。在设计时必须考虑这对高频极点对运放性能的影响3。3 开关式电容共模反馈电路的工作原理和设计 图 3 开关电容共模反馈电路一般来说，CMFB电路主要由CM识别检测电路和比较放大器构成。检测电路的输出电压并和希望的共模电压进行比较，比较结果作为偏置电压来控制运放的电流源 。开关式电容共模反馈电路如图3所示 ： 两电容和组成电容分配器用来检测输出共模电平， 并产生输出电压的平均值(这个电压用来产生控制

7、运放电流源的电压)，另两电容和用作电阻的开关电容，其大小由电容和决定。Clk1和Clk2为两相不交叠的时钟，并通过和对CMFB网络进行刷新。Vout1和Vout2为运放输出电压，为此CMF B产生的调节电压，为所设计的电容初始电压，是期望的输出共模电压。在时钟Clk2为高电平期间，电容和被预充电到一偏置电压。在Clk1为高电平期间，和并联，并在上确立一个DC补偿电压。这补偿电压增加到输出共模电压以至 CMF B控制电压能被精确控制。若，则根据电荷重新分配原理，当Clk2为高电平而Clk1为低电平时，电路总电荷为：当Clk1为高电平而Clk2为低电平时时，电路总电荷为：由电荷守恒原理：，可得 由

8、上式可见控制调节电压的表达式包括了三部分：(1)对输出共模电压的感应，即：；(2)与所给的参考电压比较，即；(3)与初始电压叠加。因此该开关电容CMFB完成了共模负反馈的全部功能，这种电容结构实现起来十分简单(不需要另外的比较器) ，占用较小的芯片面积，具有很好的稳定性能，并且动态开关电容不消耗额外的功率，但它需要两相非交叠时钟。从前面分析可知，电路试图保持恒定， 并通过的刷新使其等于。和的比值决定在两时刻和之间步长的幅度，这会导致不同的收敛速度，比值越大收敛越快。 然而，的增大会降低放大器的频率性能，因为其与输出电容并联，增大了输出电容，减小了运放的3dB带宽，同时输出节点的寄生电容也降低了

9、放大器的频率特性，所以应尽可能小；另外小的电容还可虑掉不必要的高频噪声。但是，太小的值需要多时钟周期来使电路开始正常的工作。所以这电容比值的选择应在CMFB的速度(步长幅度)和放大器频率性能之间进行折中4,5。4 仿真结果图 4 输出共模电平瞬态响应利用Hspice对上述电路进行仿真，对运放进行瞬态分析和交流分析得到如图4和图5所示的仿真结果。在两相不相交叠的时钟波形作用下，在信号输入端输入共模信号，对输出端进行瞬态分析，得到输出共模建立波形如图4所示。仿真过程中出现了与时钟同频率的波形波动，这是由于NMOS开关的时钟馈通效应造成的。通过减小开关管的面积可以明显改善时钟馈通效应。另外也可以通过

10、增大开关电容和来改善馈通效应，但这同时会降低电路的3dB带宽。还可以使用CMOS开关来克服时钟馈通，这是因为CMOS开关由两个反相时钟控制，PMOS和NMOS管同时产生的两个正反耦合电压可互相抵消。其缺点在于使用了比NMOS开关多一倍的晶体管，占用较大的面积，带来更多的寄生效应。总之，由图示仿真波形可以看出，开关电容共模负反馈电路能很好的稳定输出共模电压以保证电路的正常工作。电路的交流分析得到如图5所示的结果。结果表明，在电容负载为10PF时，带有共模负反馈的两级运算放大器的增益为82dB，单位增益带宽为126MHz，相位裕度为50度。增益和带宽满足系统要求，而且具有足够的相位裕度。图 5 运

11、放的频率特性曲5 结论本文分析了一种折叠共源共栅结构再加一级共源结构的两级运算放大器，并在这两级之间采用了共源共栅电容补偿。在以上分析基础上设计了一个全差分两级共源共栅运算放大器，并采用开关电容共模负反馈电路，并用0.35混合信号工艺进行了实现。仿真表明，在5V单电源供电下，当负载电容为10PF时，直流增益为82dB，单位增益带宽为126MHz，相位裕度为50度。该运放可以应用于AD转换器等领域。参 考 文 献1 朱军，龚敏，周长胜，等. 高阶ADC中的积分器的设计J.电子技术应用, 2008,3: 41-442 Paul R Gray, Paul J Hurst, Stephen H Lew

12、is, et a1. Analysis and Design of Analog Integrated CircuitM. 4th Edition. New York: John Wiley & Sons, Inc, 2001. 606-6133 D. B. Ribner and M. A. Copeland. Design Techniques for Cascoded CMOS OpAmps with Improved PSRR and Common-Mode Input RangeJ. IEEE Journal Solid-State Circuits, 1984, 19: 919-92

13、54 孙艳, 吴建辉, 陆生礼, 等. 一种动态开关电容运算放大器共模反馈电路J. 电路与系统学报, 2004, 9(1):55-58 5 Ojas Choksi, Richard Carley. Analysis of Switched-Capacitor Common-Mode Feedback CircuitJ. IEEE Transaction on circuit and system-II: analog and digital processing, 2003, 50(12):906-917.A Fully Differential Operational Transconduc

14、tance Amplifier applied in SC integrated circuitLi Kun1 Tang Guang21 School of Electronics Engineering, University of Electronic Science and Technology of China Chengdu (610054)2 School of Electronics Engineering, University of Electronic Science and Technology of China Chengdu (610054)AbstractA two

15、-stage fully differential CMOS operational transconductance amplifier applied in SC integrator is designedThe first stage op amp is a foldedcascode op amp with a pair of PMOS inputs，and the second stage op amp is common source ampAnd the two stages are compensated with cascode Miller capacity and employs SC-CMFB circuit to achieve good stability The OTA is designed in 0.35