微机原理与接口技术综合知识点与习题

1、一、选择题1.指令MOV AX, 3070H中源操作数的寻址方式为（C）A.寄存器间接寻址 B.立即寻址 C.直接寻址 D.变址寻址2.Reset信号有效后，8086CPU的启动地址（C） A.FFFFFh B.0FFFFh C.FFFF0hD.00000h3.在8086CPU的标志寄存器中，控制标志位占（A）A.3位 B.9位 C.4位 D.16位4.堆栈的工作方式是（D）A.先进先出 B.随机读写 C.只能读出不能写入 D.后进先出5.CPU与外设间数据传送的控制方式有（D）A.中断方式B.程序控制方式C.DMA方式D.以上三种都是6.设串行异步通信的数据格式是:1位停止位,7位数据位,1

2、位校验位,1位起始位,若传输率为2400位/秒,则每秒传输的最大字符个数为 A.10个 B.110个C.120个 D.240个7.CPU与I/O设备间传送的信号有（）A.控制信息 B.状态信息C.数据信息 D.以上三种都有8.若传送率为1200，波特率因子n=16，则收、发时钟(RxC.TxC)的频率为（B）P书241A.1MHz B.19.2KHC.20KHz D.2400Hz9.在DMA方式下，外设数据输入到内存的路径是（D）A.外设CPUDMAC内存 B.外设DMAC内存C.外设存储器 D.外设数据总线存储器10.8255A中即可以作数据输入、输出端口，又可提供控制信息、状态信号的端口是

3、（B）A.B口 B.A口 C.C口 D.以上三个端口均可以11.8251A的方式控制字(即模式字)的作用是（D）A.决定8251的数据格式 B.决定8251的数据格式和传送方向C.决定8251何时收发 D.以上都不对12.在数据传输率相同的情况下，同步字符串送的速度高于异步字符传输，其原因是A.字符间无间隔 B.双方通信同步C.发生错误的概率少 D.附加位信息总量少13.采用高速缓存的目的是A.提高主存速度 B.提高总线传输率C.使CPU全速运行 D.扩大可寻址空间14.CPU响应中断请求和响应DMA请求的本质区别是A.程序控制B.需要CPU干预C.响应中断时CPU仍控制总线而响应DMA时，让

4、出总线D.速度快15.用三片8259A级数是（）A.24级 B.22级 C.23级 D.21级16.8086CPU内标志寄存器中的控制标志位占(C)A.9位B.6位 C.3位D.16位17.8255A这既可作数据输入、出端口，又可提供控制信息、状态信息的端口是(A)A.B口 B.A口 C.A、B、C三端口均可以 D.C口18.在数据传输率相同的情况下，同步字符传输的速度要高于异步字符传输，其原因是()A.字符间无间隔B.双方通信同步C.发生错误的概率少D.附加的辅助信息总量少19.采用高速缓存Cache的目的是()A.提高总线速度B.提高主存速度C.使CPU全速运行D.扩大寻址空间20.在中断

5、方式下，外设数据输入到内存的路径是()A.外设数据总线内存B.外设数据总线CPU内存C.外设CPUDMAC内存D.外设IO接口CPU内存21.CPU响应中断请求和响应DMA请求的本质区别是()A.中断响应靠软件实现B.响应中断时CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线C.速度慢 D.控制简单14.Reset信号到来后，8086CPU的启动地址为(C)A.00000HB.FFFFFH C.FFFF0HD.0FFFFH5.将微处理器、内存储器及I/O接口连接起来的总线是A.片总线B.外总线C.系统总线 D.局部总线16.连续启动两次独立的存储器操作之间的最小间隔叫A.存取时间 B

6、.读周期C.写周期 D.存取周期17.连接到64000h-6FFFFh地址范围上的存储器是用8k8 RAM芯片构成的，该芯片要_片。A.8片 B.6片C.10片 D.12片18.RESET信号有效后，8086 CPU执行的第一条指令地址为（C）A.00000H B.FFFFFH C.FFFF0H D.0FFFFH19.要管理64级可屏蔽中断，需要级联的8259A芯片数为A.4片 B.8片C.10片 .9片20.异步串行通信中，收发双方必须保持A.收发时钟相同 B.停止位相同C.数据格式和波特率相同 D.以上都正确21.8253作为定时器和计数器时A.使用的计数方式相同 B.工作方式不同C.实质

7、相同D.输出定时信号不同22.对可编程接口芯片进行读/写操作的必要条件是A.RD=0 B.WR=0C.RD=0或WR=0 D.CS=023.在DMA方式下，CPU与总线的关系是A.只能控制地址总线 B.相互成隔离状态C.只能控制数据线 D.相互成短接状态24.当8255A工作在方式1输出时，通知外设将数据取走的信号是（C）A.ACK B.INTE C.OBF D.IBF25.在数据传输率相同的情况下，同步传输率高于异步传输速率的原因是A.附加的冗余信息量少 B.发生错误的概率小C.字符或组成传送，间隔少 D.由于采用CRC循环码校验26.异步传送中，CPU了解8251A是否接收好一个字符数据的

8、方法是A.CPU响应8251A的中断请求 B.CPU通过查询请求信号RTSC.CPU通过程序查询RxD接收线状态 D.CPU通过程序查询RxRDY信号状态27.对存储器访问时，地址线有效和数据线有效的时间关系应该是A.数据线较先有效 B.二者同时有效C.地址线较先有效 D.同时高电平28.8255A引脚信号WR=0,CS=0,A1=1,A0=1时，表示A.CPU向数据口写数据 B.CPU向控制口送控制字C.CPU读8255A控制口 D.无效操作29.8253的计数器的最大计数初值是A.65536 B.FFFFH C.FFF0H D.0000H1.微机中控制总线传送的是()。A、存储器和I/O接

9、口的地址码 B、微处理器向内存储器和I/O的命令信号C、存储器和I/O设备向微处理器传送的状态信号D、B和C2.8086CPU中的通用寄存器是带()。A、AX、BX、CX、DXB、SP、BPC、SI、DID、上述三者3.8086的RD、WR控制信号的作用是()。A、控制CPU数据总线上数据流的流向B、控制存储器读写操作的方向C、控制流入、流出I/O接口信息的方向D、以上三种作用4.8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R必须是()。A、00B、01C、10D、115.芯片74LS244在8086CPU系统中用作()。A、总线锁存器B、总线驱动器C、总线控制器D、总线仲裁

10、器6.在Pentium系列芯片中，中文名为多能奔腾的芯片是()。A、PentiumwithMMX(简称MMX)B、PentiumPro C、Pentium 、Pentium7.有一微机系统采用Pentium芯片为CPU，该芯片有64条数据线，32条地址线，则该微机系统的最大内存容量为()。A、2328字节B、2324字节C、2322字节D、232字节8.在现代微机系统中，都采用内存条构成内存系统，在内存条产品中()引脚的内存条是从未出现过的。A、30条B、64条C、72条D、168条9.用一片EPROM芯片构成系统内存，其地址范围为F0000HF0FFFH，无地址重叠，该内存的存储容量为()。

11、A、2KBB、4KBC、8KBD、16KB10.动态RAM芯片在刷新时，刷新逻辑除提供刷新地址外，还必须提供()的信号。A、RAS=L和WE=LB、RAS=L和WE=HC、RAS=H和WE=LD、RAS=H和WE=H12.某一中断程序入口地址值填写在向量表的0080H0083H存储单元中，则该中断对应的中断类型号一定是（）。A、1FHB、2OHC、2lHD、22H13. 14.8255A接口芯片的控制信号，不属工作方式1输入的联络信号是()。A、STBB、OBFC、IBFD、INTR15.可编程定时器/计数器8253的6种工作方式中，只可用硬件启动的是()。A、方式2、5B、方式1、2C、方式

12、1、5D、方式3、116.8253可编程定时/计数器，在初始化时写入的最大计数初值是()。A、0000HB、7FFFHC、65535D、FFFFH17.在串行异步数据传送时，如果格式规定8位数据位，1位奇偶校验位，1位停止位，则一组异步数据总共有()位。A、8B、9C、10D、l118.在异步串行通信中引入了波特率因子的概念，波特率因子为16，64时，接收时钟的频率为波特率的16，64倍，引入波特率因子的目的是()。A、识别正确的起始位B、提高接收速度C、提高采样精度D、三者都是19.EISA总线是()位系统总线。A、8B、l6C、32D、32/6420.IEEE1394(又称FireWire

13、)是一种高速串行接口标准，最高数据传输率可达()。(b一位B一字节)A、l9.2Kb/sB、l2Mb/sC、1Gb/sD、1GB/s21.8088最小工作方式时，除8088芯片外，CPU系统还必须配置有芯片()。A、8282(或74LS373)2B、74LS2441、82841 D、8286(或74L245)1E、8286(或74LS245)222.通常外设接口电路的功能有()。A、转换数据格式 B、进行地址译码C、执行I/O指令D、实现电平转换E、产生总线周期23.8255A接口芯片的PC端口，可用作()。A、一个8位I/O口B、两个4位I/O口C、全部联络线D、部分联络线和部分I/口E、部

14、分联络线和一个8位I/O口24.Intel8251是一个可编程的串行接口芯片，就其内部结构而言，主要有()。A、具有并串转换功能的发送缓冲器B、具有串并转换功能的接收缓冲器C、数据总线缓冲器 D、读写控制逻辑E、MODEM控制25.异步收发器UART进行校验的差错有()。A、奇偶校验错B、CRC校验错C、帧格式错 D、溢出错E、信号畸变错1.8086有两种工作方式，即最大方式和最小方式，工作于何种方式由控制总线中的一条(A)信号线来决定。A.MN/B.M/ C.NMI D.LOCK2.计算机内增加高速缓存(Cache)的目的是(B)。A.扩大容量B.提高CPU的效率C.提高CPU的主频D.提高

15、RAM的存取速度3.在总线读周期中，当CPU从慢速的输入设备读取数据时，需要在T4前插入(D)状态。A.T1 B.T2 C.T3 D.TW4.计算机中地址的概念是内存储器各存储单元的编号，现有一个32KB的存储器，用十六进制对它的地址进行编码，则编号可从0000H到(B)H。A.32767 B.7FFFC.8000 D.8EEE5.某一DRAM芯片，其容量为5128位，除电源端和接地端外，该芯片引出线的最小数为()。A.25B.23 C.20D.196.通常，中断服务程序中的一条STI指令，其目的是()A.开放所有屏蔽中断B.允许低一级中断产生C.允许高一级中断发生D.允许同级中断产生7.软中

16、断INTn(n=10ffh)的优先级排列原则是()A.N值愈小级别愈高B.无优先级别 C.N值愈大级别愈高 D.随应用而定8.INTEL8253通道工作于方式3，接入6MHZ的时钟，如要求产生2400HZ的方波，则计数器的初值应为()A.2000 B.2500C.3000 D.40009.8086CPU响应硬件中断INTR请求的必要条件除中断允许标志外，还应有()A.访问操作结束 B.当前指令执行完C.无软中断请求D.无内部中断请求10.必须在保护虚地址方式下才能访问的存储器叫()A.系统存储器B.上位存储器C.扩展存储器D.扩充存储器1、CPU在执行OUTDX，AL指令时，CPU往控制总线上

17、送（）信号。A、IOR B、IOW C、MR D、MW2、选择8086最小工作方式和最大工作方式的主要区别是（）A、内存容量不同 B、IO端口数不同C、处理器个数不同 D、数据总线位数不同3、当芯片8251的CS0WRO，CDl时，则（）A、允许8251接受CPU的命令字 B、8251向CPU送状态字C、CPU往8251送数据 D、8251向CPU送数据4、8086CPU往8255端口B送数据时，则8255A芯片引脚A1AO为（）A、A1A0=00 B、A1A0=01 C、A1A0=10 D、A1A0=115RS232C是（）总线。A、片总线 B、内总线 C、外总线 D、以上都不是6、当一个系

18、统有多片8259芯片时，主片必须工作在（）A、全嵌套方式 B、特殊全嵌套方式C、优先级自动循环方式 D、优先级特殊自动循环方式7、8253是16位可编程计数器，器计数初植范围应为（）A、065535 B、065536 C、165535 D、1655368、设串行异步通信时，数据传送的速率是400字符秒，每个字符为12位二进制数据，则传送的波特率是（）A、12000 B、2400 C、4800 D、96009、当8086CPU的RESET引脚从高电子变为低电平（即脱离复位状态）时，CPU从内存的（）单元开始执行程序。A、00000H B、FFFFFH C、FFFF0H D、0FFFFH10、在程

19、序控制传送方式中，（）可提高系统的工作效率。A、无条件传送 B、查询传送 C、中断方式 D、以上均可以1.8086CPU工作在总线请求方式时，会让出（D ）。A地址总线B数据总线 C地址和数据总线D地址、数据和控制总线28086CPU的I/O地址空间为（ B ）字节。A64KB B1MB C256B D1024B3设8255A的方式选择控制字为9BH，其含义是( )A. A、B、C口全为输出 B. A、B、C口全为输入C. A、B口为方式0且输出 D. 以上都不对4数据的输入输出指的是（ B ）进行数据交换。ACPU与存储器BCPU与外设C存储器与外设D内存与外存58086/8088 CPU系

20、统中最大模式下增加总线控制器8288的目的是(A )A.提高总线控制能力 B.提高总线驱动能力C.控制协处理器D.解决总线共享控制问题6在中断输入/输出方式下，外设的（ ）线可用于向CPU发送中断请求信号。A地址B状态C数据D其他7CPU在执行OUT DX，AL指令时，（ A ）寄存器的内容送到数据总线上。AALBDX CAX DDL8CPU响应INTR引脚上来的中断请求的条件是（ B ）。AIF=0BIF=1 CTF=0DTF=19若8259A工作在优先级自动循环方式，则IRQ4的中断请求被响应并且服务完毕后，优先级最高的中断源是（B ）。AIRQ3BIRQ5 CIRQ0 DIRQ4 10两

21、片8259A级联后可管理（ A ）级中断。A15B16 C32D64118255A工作在方式2（双向选通I/O）时，（ D ）。A只能作输入接口B只能作输出接口C作输入口或作输出口D同时可作输入口、输出口12并行接口一般要对输出数据进行锁存，其原因是（ D ）。A外设速度常低于主机速度B主机速度常低于外设速度C主机与外设速度通常差不多 D要控制对多个外设的存取13可编程定时器/计数器8253有（ C ）种工作方式。A一种 B二种C六种 D八种14计数器与定时器的工作原理是（ A ）。A不完全相同的B根本不同的C相同的D互不相关的15可编程定时器/计数器8253的控制字为（ C ）个字节。A1B

22、2 C3D416起动8253的计数器开始或计数的方式有（ B ）。A软件方式B硬件方式C软件和硬件方式D门控信号17向8253写入的计数初值写到了（ B ）中。A初值寄存器B计数器0# C减计数单元D控制字寄存器18在对8253进行任何操作前，都必须先向8253写入一个（A ），以确定8253的工作方式。A控制字B计数初值C状态字D指令19计数初值送到8253的（ ）寄存器中。A控制寄存器B计数初值寄存器C减1计数单元D输出锁存寄存器20可以从8253的（ ）寄存器中读出减计数器的值。A控制寄存器B计数初值寄存器C减计数单元D输出锁存寄存器21串行通信适用于（ ）微机间的数据传送。A不同类型B

23、同类型C近距离D远距离22两台微机间进行串行通信时，波特率应设置为（ ）。A不同B相同C可相同也可不同D固定不变23.同步通信传输信息时，其特点是( )A.每个字符的传送不是独立的 B.字符之间的传送时间长度可不同C.通信双方必须同步 D.字符发送速率由数据传输率确定24.8086/8088中除（ ）两种寻址方式外，其它各种寻址方式的操作数均在存储器中。A.立即寻址和直接寻址 B.寄存器寻址和直接寻址C.立即寻址和寄存器寻址 D.立即寻址和间接寻址25.8086 CPU在（ ）时刻采样READY信号决定是否插入等待周期。A、T3下降沿 B、T3上升沿 C、T2下降沿 D、T2上升沿二、填空题1

24、.8086 CPU通过_CS 寄存器和_IP 寄存器能准确找到指令代码。2.8086中地址/数据线分时复用，为保证总线周期内地址稳定，应配置_8282_，为提高总线驱动能力，应配置_8288_。3.类型码为_16H_的中断所对应的中断向量存放在0000H：0058H开始的4个连续单元中，若这4个单元的内容分别为_80H、70H、60H、50H_，则相应的中断服务程序入口地址为5060H：7080H。4.CPU 在指令的最后一个时钟周期检测INTR引脚，若测得INTR为_1_且IF为_1_，则CPU在结束当前指令后响应中断请求。5.设8251A工作于异步方式，收发时钟频率为38.4KHz，波特率

25、为2400。数据格式为7位数据位，1位停止位，偶校验，则8251A的方式字为_7AH_。6.CPU从I/O接口中的 状态端口 获取外设的“准备就绪”或“忙/闲”状态信息。8.当存储器的读出时间大于CPU所要求的时间，为保证CPU与存储器的周期配合，就需要用_READY_信号，使CPU插入一个_Tw_状态。9.CPU响应可屏蔽中断的条件是_INTR=1_、_IF=1_、_中断类型号_。10.8255A工作于方式1输入时，通过_INTR_信号表示端口已准备好向CPU输入数据。11.设8253的计数器用于对外部事件记数，计满100后输出一跳变信号，若按BCD方式计数，则写入计数初值的指令为MOV A

26、L，_62_和OUT PORT，AL。 12.总线按其作用和位置可分为_数据_、_控制_、_地址_和_状态_四种，RS-232C属于_外部_总线。13.中断控制器8259A中的中断屏蔽寄存器IMR的作用是_屏蔽某一为1的引脚 。14.DMA控制器的传送方式有_单字节传输_、_块传输_ 、_请求传输_ 和_级联传输_ 四种。26.对一个微机系统而言有三种总线片总线、内总线和外总线，外总线又称为通信总线。27.8086CPU时钟频率为5MHZ时，它的典型总线周期为 200 ns。28.在8086的中断中，只有 可屏蔽中断 需要硬件提供中断类型码。29.DMA操作有三种基本方法周期挪用、周期扩展和C

27、PU停止。30.一个可编程的定时器内部通常有计数初值寄存器和计数执行单元。计数器的初值由OUT指令写人计数初值寄存器，当计数执行单元中的数值减为零时，计数器OUT端输出信号。1.用2K8的SRAM芯片组成32K16的存储器，共需SRAM芯片_32_片，产生片选信号的地址需要_15_位。2.在8086CPU中，总线接口部件（BIU）的功能是_负责与存储器、I/O端口传输数据_ ，执行部件（EU）的功能是_负责指令的执行_ 。3.在8086中，一条指令的物理地址是由_CS与IP_相加得到的。4.8086CPU只在_CPU和内存或I/O接口之间传输数据，以及填充指令队列_时，才执行总线周期。5.80

28、868088CPU工作在最大模式时，总线控制器产生控制信号的依据是_。6.从CPU的NMI引脚产生的中断叫做_非屏蔽中断_，他的响应不受_IF位_的影响。7.中断类型码为15H的中断，其服务程序的入口地址一定存放在_ 0000：0054H_四个连续的单元中，若这四个单元的的内容为：66H、50H、88H、30H，则其服务程序的入口地址为_3088H：5066H_。8.在8086系统中，最小模式下CPU通过_HOLD_引脚接收DMA控制器的总线请求，而从_HLDA_引脚上向DMA控制器发总线请求允许。9.设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，

29、则可用的最高地址是_BFFFH_。10.可编程串行接口芯片8251A可检测_帧格式、超越、奇偶校验_三种错误。11.常用来实现RS232C电平与TTL电平相互转换的电路是 8251A 。14.若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为_1*11*11_。15.为使DMA操作过程正确进行，DMA操作之前，系统程序要对DMA控制器预置_数据、状态和控制_ 三个信息。1、8086CPU工作在最大模式下，提供给存储器及IO接口电路的读写信号是由8288芯片输出的。2、8086CPU的基本总线周期由4个时钟周期组成，分别以T1状态、T2状态、T3状态、T4状态 表示。每个时

30、钟周期由主频 决定。3、8086CPU在执行INAL，DX指令时，在总线周期的T1状态，往地址总线上送端口地址DX。在T3状态，往控制总线上送RD信号。4、微机的总线结构由 内总线、外总线和片总线三总线形成。其中总线是单向总线，总线是双向总线。5、DMA传送方式通常有单字节传送、成组传送、和请求传送三种。6、微机主要由三部分组成，即CPU、存储器 和外设。7、为了提高程序的执行速度，充使用总线，8086CPU内部被设计成总线接口部件和执行部件两个独立的功能部件。8、8255A的方式选择控制字和C口置1置0控制字都是写入 11 端口的，它们是由标志位 来区分的。9、在异步通信中，如果用偶校验，现

31、在要传送的数据中1的个数为奇数，则校验位应为1。10、中断向量表每4个字节存放一个中断服务程序的入口地址，较低地址的两个字节存放的是IP，较高地址的两个字节存放的是CS。11、利用中断控制器8259A的级联工作方式，可以在不增加其他硬件的情况下，用4片8259构成最多有29个中断申请端的主从式中断系统。12、中断向量表放在存储器的最低端共1024 字节，可存放256个中断向量。13、联络主机和I/O设备的部件常称为接口，主机和I/O设备之间的数据传送控制方式通常有程序、中断和DMA三种。14、在串行通信中有两种基本的通信方式是同步通信和异步通信。15、8086CPU执行的指令是由执行部件从指令

32、队列缓冲器中取出的。1.当INTEL8086工作在最大模式时，需要_8288_芯片提供_控制信号_。2.当取指令时，8086会自动选择 CS_ 值作为段基值，再加上由_IP 提供的偏移量形成物理地址。3.8086/8088微处理器被设计为两个独立的功能部件：BIU总线接口部件 和EU执行部件_ 4.INTEL8086的当前CS=1234H，IP=5678H，则将执行20位物理地址 179B8H处的程序。5.8086存储器组织中，逻辑地址由十六进制_4 _ 位构成的，物理地址又由十六进制_5 位构成。6.在微机系统中，主存储器(通常又称为内存)用来存放_当前运行时所需的程序和数据 。辅存储器(又

33、称外存)用来存放 当前暂不运行的程序、数据和文件，以及一些永久性保存的程序、数据和文件_ 。7.静态RAM的优点是只要电源不撤除，信息就不会丢失，但它的功耗较大，容量_小 ，存取速度_较快_ 。8.微机系统中数据传送的控制方式有三种，其中程序控制的数据传送又分为无条件传送、查询传送 和中断传送9.所谓“串行通信”是指_数据是一位一位顺序传送的。在串行通信中有两种基本的通信方式：即_异步通信(ASYNC)_ 和_同步通信(SYNC)_。10.当要进行一次DMA传送时，首先由外设向DMAC发DMA请求信号，DMAC收到此申请后向CPU发总线请求信号。若CPU响应此请求则发_总线回答(响应) 给DM

34、AC，DMAC接收_总线_ 后开始工作。11.总线有三类：片总线，例如：_如各类微处理器的引脚信号 ；内总线，例如：STD总线、PC总线 ；外总线，例如：RS-232C、IEEE488 。12.中断向量是中断服务程序的入口地址_ ，每个中断向量占_4 字节。INTEL8086中将对应256类中断的中断向量组成一张_中断向量表_，占据内存从_00000到 003FFH 区间。13.常见的微机接口总线有_ SCIS、IDE(RS-232等 。通常局部总线的数据传输速度较接口总线_快_。14.大部分DMAC都有三种DMA传送方式，这三种方式是_单字节传送方式、成组传送方式_和请求传送方式 。15.在

35、有多重中断的系统中，通常解决中断优先级的方法有软件查询、硬件查询和中断优先级编码_三种。16.主机和I/O设备间的数据传送有_程序控制方式、DMA方式和I/O处理机方式 三种方式，其中_DMA 方式传送过程中CPU无需参与，而是有_DMAC 控制完成。17.在计算机控制系统中，传感器功能是把非电量的模拟量(如温度、压力等)转换成电压或电流信号 。18.数据总线用来在 CPU与内存储器 或I/O设备)之间交换信息，地址总线由 CPU 发出，用来确定CPU要访问的_ 内存单元(或I/O端口)的地址。34.75=( ) B=( 4B)H=( )BCD. 已知X补B，求X（B）Y补B，求Y（B） 80

36、86CPU中8位寄存器包括（AL、AH、BL、BH、CL、CH、DL、DH）寄存器 已知DS2000H，指令INC WORD PTR 0200H的寻址方式为（ 直接寻址） 35.8086外部中断有 非屏蔽中断 和 可屏蔽中断 当CPU内的中断标志IF“0”状态时，外部中断线同时为“1”状态时，CPU响应哪个中断请求信号 非屏蔽中断36.CPU与外设数据传送的控制方式有 程序方式 、中断方式 和DMA方式 其中要用到以下三种信息 数据信息、控制信息、状态信息 。37.8086CPU的存储器采用奇偶分体的结构方式，CPU使用（A0）和（BHE#）作为奇偶存储器存储体的选择信号 一般中断的过程包括

37、中断请求，中断判优，中断响应，中断处理，中断返回 。1、8088的ALE引脚的作用是 地址锁存允许信号输出 。2、在8088读存储器周期中，采样Ready线的目的是在T三状态启动前向CPU发出一个“数据是否准备好”信号 。 3、8088在访问4个当前段时，代码段、数据段及堆栈段的偏移量分别由CS、DS和SP 提供。4、微型计算机由 CPU、存储器和输入输出接口电路以及系统总线 组成。5、在IBMPC/XT中，外设是通过INTR 器件对CPU产生中断请求。这些中断的中断类型码为 唯一的 。6、8088中的指令INTn用 n 指定中断类型。7、一片8255A端口A有 3 种工作方式，端口B有 6

38、种工作方式。8、串行异步接口在接收时是由 UART 寄存器将串行数据转换成并行数据。在发送时，是由 UART 寄存器将并行数据转换成串行数据。2.8086CPU的9个标志位中，属状态标志的有_SF、ZF、PF、CF、AF、OF_。 3.总线周期是指_由4个时钟周期组成_。 4.当_T3状态的下降沿出现READY信号 _时，CPU便进入等待状态(Tw)。 5.当一个系统中包含的外设接口较多时，数据总线上需要有_8288_以增强驱动能力。 6.Reset信号到来后，8086CPU的特征是_有个复位脉冲发送到复位线上，使系统重新启动_ 8.软件中断服务程序的入口地址是由 IP加上CS_产生的。 9.

39、串行通信数据传送的方向有_全双工、半双工、单工_三种。 10.DMA控制器的基本组成包括_控制寄存器、状态寄存器、地址寄存器、字节计数器_。 11.对8251A初始化时必须按照_复位，模式字（同步字符），控制字_的次序进行。 12.8259A的初始化命令字包括_ICW1、ICW2、ICW3、ICW4_，其中_ ICW1、ICW2 是必须设置的。 13.中断类型码为的中断向量一定存放在_内存低地址单元4个连续单元中，若其入口地址为3040:2010，则这四个单元中的具体内容依次为_10H、20H、40H、30H 。14.8253芯片内包含有_3_个独立的计数通道，它有_6_种工作方式，若输入时钟

40、CLK1=1MHz，计数初值为500，BCD码计数方式，OUT1输出为方波，则初始化时该通道的控制字应为_。 15.用2k8的SRAM芯片组成16K16的存储器，共需SRAM芯片_16_片.1十进制数61.5转换为二进制是.，转换为十六进制是_._。2已知X的原码是，则X的反码是，补码是。3逻辑运算和的相“或”的结果是_。4微机硬件系统是指构成微机系统的_物理装置，微机软件系统是指_各种程序和相应的文档。软件系统包括_系统软件和 应用软件两大类。5高速缓冲存储器的英文名称是_cache_。1接口的基本功能是 在系统总线 和I/O设备之间传输信号 。（P222）2数据输入/输出的三种方式是 程序

41、方式 、 DMA方式 和 中断方式。（P202） 3在查询输入/输出方式下，外设必须至少有两个端口，一个是 传送数据 端口，另一个是 传送状态 端口。（P203）4DMA方式的中文意义是 直接存储器传输 ，它适用于 高速 数据传送。（P215）5总线按传送信息的类别可分为： 数据总线、 控制总线、 地址总线 三类。（P202图5.1）6若某中断向量为08H， 则该中断的中断服务子程序的入口地址在中断向量表中的物理地址范围为（ 20H ）（ 24H）。78253中有 3 个独立的计数器。（P311）88253中的每个计数器可作为二进制和 BCD码 进制计数器用。（P314.）98255A具有三种

42、工作方式： 方式0（基本的输入输出方式）、 方式1（选通的输入输出方式）和 方式2（双向传输方式）。（P251）108253共有 4 个地址。微机原理及应用习题库与答案第2章 微处理器结构及微计算机的组成1 8086是多少位的微处理器？为什么？答：8086是16位的微处理器，其内部数据通路为16位，对外的数据总线也是16位。2 EU与BIU各自的功能是什么？如何协同工作？答：EU是执行部件，主要的功能是执行指令。BIU是总线接口部件，与片外存储器及I/O接口电路传输数据。EU经过BIU进行片外操作数的访问，BIU为EU提供将要执行的指令。EU与BIU可分别独立工作，当EU不需BIU提供服务时，

43、BIU可进行填充指令队列的操作。3 8086/8088与其前一代微处理器8085相比，内部操作有什么改进？答：8085为8位机，在执行指令过程中,取指令与执行执令都是串行的。8086/8088由于内部有EU和BIU两个功能部件，可重叠操作，提高了处理器的性能。4 8086/8088微处理器内部有那些寄存器，它们的主要作用是什么？答：执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。AX、BX、CX、DX一般作为通用数据寄存器。SP为堆栈指针存器，BP、DI、SI在间接寻址时作为地址寄存器或变址寄存器。总线接口部件设有段寄存器CS、DS、SS、ES和指令指针寄存器IP。

44、段寄存器存放段地址，与偏移地址共同形成存储器的物理地址。IP的内容为下一条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。5 8086对存储器的管理为什么采用分段的办法？答：8086是一个16位的结构，采用分段管理办法可形成超过16位的存储器物理地址，扩大对存储器的寻址范围 (1MB，20位地址)。若不用分段方法，16位地址只能寻址64KB空间。6在8086中，逻辑地址、偏移地址、物理地址分别指的是什么？具体说明。答：逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如1234H：0088H。偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16

45、位的二进制代码。物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。7给定一个存放数据的内存单元的偏移地址是20C0H，（DS）=0C00EH，求出该内存单元的物理地址。答：物理地址：320F8H。88086/8088为什么采用地址/数据引线复用技术？答：考虑到芯片成本，8086/8088采用40条引线的封装结构。40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。9 8086与8088的主要区别是什么？答：8086有16条数据信号引线，8088只有8条；8

46、086片内指令预取缓冲器深度为6字节，8088只有4字节。10 怎样确定8086的最大或最小工作模式？最大、最小模式产生控制信号的方法有何不同答：引线MN/MX#的逻辑状态决定8086的工作模式，MN/MX#引线接高电平，8086被设定为最小模式，MN/MX#引线接低电平，8086被设定为最大模式。最小模式下的控制信号由相关引线直接提供；最大模式下控制信号由8288专用芯片译码后提供，8288的输入为8086的S2#S0#三条状态信号引线提供。11 8086被复位以后，有关寄存器的状态是什么？微处理器从何处开始执行程序？答：标志寄存器、IP、DS、SS、ES和指令队列置0，CS置全1。处理器从

47、FFFFOH存储单元取指令并开始执行。12 8086基本总线周期是如何组成的？各状态中完成什么基本操作？答：基本总线周期由4个时钟(CLK)周期组成，按时间顺序定义为T1、T2、T3、T4。在T1期间8086发出访问目的地的地址信号和地址锁存选通信号ALE；T2期间发出读写命令信号RD#、WR#及其它相关信号；T3期间完成数据的访问；T4结束该总线周期。13 结合8086最小模式下总线操作时序图，说明ALE、M/IO#、DT/R#、RD#、READY信号的功能。答：ALE为外部地址锁存器的选通脉冲，在T1期间输出；M/IO#确定总线操作的对象是存储器还是I/O接口电路，在T1输出；DT/R#为

48、数据总线缓冲器的方向控制信号，在T1输出；RD#为读命令信号；在T2输出；READY信号为存储器或I/O接口“准备好”信号，在T3期间给出，否则8086要在T3与T4间插入Tw等待状态。14 8086中断分哪两类？8086可处理多少种中断？答：8086中断可分为硬件中断和软件中断两类。8086可处理256种类型的中断。15 8086可屏蔽中断请求输入线是什么？“可屏蔽”的涵义是什么？答：可屏蔽中断请求输入线为INTR；“可屏蔽”是指该中断请求可经软件清除标志寄存器中IF位而被禁止。16 8086的中断向量表如何组成？作用是什么？答：把内存0段中03FFH区域作为中断向量表的专用存储区。该区域存

49、放256种中断的处理程序的入口地址，每个入口地址占用4个存储单元，分别存放入口的段地址与偏移地址。178086如何响应一个可屏蔽中断请求？简述响应过程。答：当8086收到INTR的高电平信号时，在当前指令执行完且IF=1的条件下，8086在两个总线周期中分别发出INTA#有效信号；在第二个INTA#期间，8086收到中断源发来的一字节中断类型码；8086完成保护现场的操作，CS、IP内容进入堆栈，请除IF、TF；8086将类型码乘4后得到中断向量表的入口地址，从此地址开始读取4字节的中断处理程序的入口地址，8086从此地址开始执行程序，完成了INTR中断请求的响应过程。18 什么是总线请求？8

50、086在最小工作模式下，有关总线请求的信号引脚是什么？答：系统中若存在多个可控制总线的主模块时，其中之一若要使用总线进行数据传输时，需向系统请求总线的控制权，这就是一个总线请求的过程。8086在最小工作模式下有关总线请求的信号引脚是HOLD与HLDA。19 简述在最小工作模式下，8086如何响应一个总线请求？答：外部总线主控模块经HOLD引线向8086发出总线请求信号；8086在每个时钟周期的上升沿采样HOLD引线；若发现HOLD=1则在当前总线周期结束时(T4结束)发出总线请求的响应信号HLDA；8086使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。20在基于8086的微

51、计算机系统中，存储器是如何组织的？是如何与处理器总线连接的？BHE#信号起什么作用？答：8086为16位处理器，可访问1M字节的存储器空间；1M字节的存储器分为两个512K字节的存储体，命名为偶字节体和奇字节体；偶体的数据线连接D7D0，“体选”信号接地址线A0；奇体的数据线连接D15D8，“体选”信号接BHE#信号；BHE#信号有效时允许访问奇体中的高字节存储单元，实现8086的低字节访问、高字节访问及字访问。21“80386是一个32位微处理器”，这句话的涵义主要指的是什么？答：指80386的数据总线为32位，片内寄存器和主要功能部件均为32位，片内数据通路为32位。 2480386有几种

52、存储器管理模式？都是什么？答：80386有三种存储器管理模式，分别是实地址方式、保护方式和虚拟8086方式25在不同的存储器管理模式下，80386的段寄存器的作用是什么？答：在实地址方式下，段寄存器与8086相同，存放段基地址。在保护方式下，每个段寄存器还有一个对应的64位段描述符寄存器，段寄存器作为选择器存放选择符。在虚拟8086方式下，段寄存器的作用与8086相同。 29 80386对中断如何分类？答：80386把中断分为外部中断和内部中断两大类，外部中断经NMI和INTR引线输入请求信号。内部中断也叫内部异常中断，分为陷阱中断、内部故障异常中断、异常终止中断。30 80386在保护方式下中断描述符表与8086的中断向量表有什么不同？答：8086工作在实地址方式，向量表是在存储器的0段中最低1024字节内存中。80386在保护方式下要通过中断描述符表中的描述符访问虚拟空间的中断向量，中断描述符表的位置不是固定的，要由IDTR寄存器实