Verilog程序的不同模块在QuartusII中的连接问题_第1页
Verilog程序的不同模块在QuartusII中的连接问题_第2页
Verilog程序的不同模块在QuartusII中的连接问题_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、由于QuartusII中一个工程中只能有一个顶层文件，所以当在一个工程中同一级需要多个模块时，就需要模块之间的连接，主要方法是：1.编辑输入各个模块的verilog文件并保存，然后Processing-Analyze Current File2.变异没错误后，在左侧工程栏中选择该Verilog文件，鼠标右键-Creat Symbole Files for Current File3.新建原理图文件，在原理图文件绘图界面上双击鼠标左键或者选择左侧工具栏的与门符号，就会出现该verilog文件对应的原理图模块4.调用所有生成的原理图模块，连线得到同一模块的连接，构成同一层次上的原理图，然后综合，编

2、译仿真（注意：连线后的原理图不能与先前生成的各个模块同名）QuartusII用自带波形文件做激励进行功能仿真主要步骤：1.建立工程new-New project Wizard2.输入verilog文件new-verilog hdl file3.编译Processing-Start-Start Analyse & Synthesis4.管脚分配Assiment-Pins在Location处双击，另外将不用的引脚设为高阻态5.整体编译Start Compile6.将仿真类型设为功能仿真，Assignment-Setting-Simulation Setting-Function7.建立波形文件file-new-vector waveform file,然后导入引脚双击name空白区-Node Finder-List- 8.设置信号激励，选择左侧的某一种波形进行起始时间及周期的设定9.生成仿真需要的网表Processing-Generate Function Simulation Netlist10.仿真Processing-start simulation注意：波形仿真时要建立的波形文件加入到输入中，方法是：Assignment-Settings-Simulator Settings中的Simulation Input栏是否为空，若为空，应将波形文件加入，否则仿真时会出现N

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论