EDA复习知识点.ppt

1、1,1,考试,内容：前六章 考试形式：闭卷考试 “考核方法：平时成绩20%；实验课操作 40%；最后考试 40%,2,2,复习要点,基础知识：理解EDA基本概念，常见的可编程逻辑器件的工作原理； Verilog语法：掌握模块、运算符、条件语句、循环语句、块语句的使用和设计方法，理解阻塞和非阻塞赋值区别； 电路设计：理解组合逻辑和时序逻辑电路设计思想，掌握典型电路设计方法；,3,3,考试题型,选择题 填空题 电路分析 和 小型的电路设计题 电路设计题一道大题,基本概念,EDA电子设计自动化 ASIC专用集成电路 Application Specific Integrated Circuit FP

2、GA现场可编程门阵列 Field Programmable Gate Array CPLD复杂可编程器件 Complex Programmable Logic Device,把用行为和功能层次描述的电子系统转换为低层次的具体的电路模块。 (1) 从自然语言转换到HDL语言算法表示，即自然语言综合； (2)从算法表示转换到寄存器传输级(Register Transport Level，RTL)，即从行为域到结构域的综合，即行为综合； (3) RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合； (4) 从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为结构综

3、合。,HDL综合,PLD器件的分类按结构特点,基于乘积项结构的器件阵列型 PROM，EEPROM，PAL，GAL，CPLD 基于查找表结构的器件单元型 FPGA,PROM 固定的“与”+可编程的“或” PLA 可编程的“与”+可编程的“或” PAL 可编程的“与”+固定的“或” CPLD 基于乘积项可编程逻辑结构 FPGA 基于可编程的查找表LUT,并位操作和数字表达,4种进制表示形式： 二进制整数（b或B）； 十进制整数（d或D）； 十六进制整数（h或H）； 八进制整数（o或O）。,数字表达,注：这里位宽指对应二进制数的宽度。,整常数的3种表达方式：,不等式操作符,运算结果为1位的逻辑值1或

4、0或x。 关系运算时，若关系为真，则返回值为1；若声明的关系为假，则返回值为0；若某操作数为不定值x，则返回值为x。 所有的关系运算符优先级别相同。 关系运算符的优先级低于算术运算符。,移位操作符及其用法,针对有符号数，右移时以符号位填补空位,若V=8b11001001,操作符,按位操作符是对操作数中的每一位分别进行操作，得出一个新的操作数，其具体的操作符如下所示。,逻辑操作符是对表达式中的操作数整体进行操作，得出一个新的一位宽的操作数。,14,?: 三目运算符，其定义方式如下： 即：信号=条件?表达式1:表达式2; 当条件成立时，信号取表达式1的值，反之取表达式2的值。,条件运算符,条件语句

5、,（ if-else语句） if-else语句使用方法有以下3种： （1）if（表达式） 语句1； （2）if（表达式） 语句1； else 语句2； （3）if（表达式1） 语句1； else if（表达式2） 语句2； else if（表达式3） 语句3； else if（表达式n） 语句n； else 语句n+1;,case语句的使用格式如下。 case （敏感表达式） 值1： 语句1；/case分支项 值2： 语句2； 值n： 语句n; default：语句n+1； endcase,case语句,循环语句,repeat loop,initial begin for(i=0;i4;i=i

6、+1) out = out +1; end,initial begin repeat(5) out = out +1; end,initial begin i=0; while(i0) i=i+1; end,for loop,while loop,在Verilog中存在四种类型的循环语句，用来控制语句的执行次数。这四种语句分别为: （1）forever：连续地执行语句；多用在“initial”块中，以生成时钟等周期性波形。 （2）repeat：连续执行一条语句n次。 （3）while：执行一条语句直到某个条件不满足。 （4）for：有条件的循环语句。,for语句,for语句的使用格式如下： f

7、or（循环变量赋初值；循环结束条件；循环变量增值） 执行语句；（或begin_end块语句）,repeat语句,repeat语句的使用格式为： repeat（循环次数表达式） 语句； 或 repeat（循环次数表达式） begin end,20,20,填空题,Eg1. 现有的两种主要的硬件描述语言是 和 。 Eg2.定义一个名字为Q1的8位reg总线。 Eg3. 将题中的连续赋值语句补充完整以实现对应电路的逻辑功能。,assign F= E ( (A B) (C D) ) ),21,21,填空题,Eg4.请在下面的空格中填入适当的符号使其描述右图模块,module Block1(a, b, , , ); input , , ; d, ; assign d = a | ( b _,图3-26所示的是双2选1多路选择器构成的电路MUXK。对于其中MUX21A，当s=0和s=1时，分别有y=a和y=b。试在一个模块结构中用两个过程来表达此电路。 答：参考实验1,图3-26 含2选1多路选择器的模块,module MUXK (a1, a2, a3, s0, s1, outy); input a1, a2, a3, s0, s1; output outy; wire outy; wire tmp; mux21a u1 (.a(a2),.b(a