服务器与存储技术课程知识点.doc

服务器与存储技术知识点计算机组成部分1、 模型机的工作过程(1) 控制器把PC中的指令地址送往地址寄存器AR，并发出读命令。存储器按给定的地址读出指令，经由存储器数据寄存器MDR送往控制器，保存在指令寄存器IR中。 (2) 指令译码器ID对指令寄存器IR中的指令进行译码，分析指令的操作性质，并由控制电路向存储器、运算器等有关部件发出指令所需要的微命令。 (3) 当需要由存储器向运算器提供数据时，控制器根据指令的地址部分，形成数据所在的存储单元地址，并送往地址寄存器AR，然后向存储器发出读命令，从存储器中读出的数据经由存储器数据寄存器MDR送往运算器。 (4) 当需要由运算器向存储器写入数据时，控制器根据指令的地址部分，形成数据所在的存储单元地址，并送往存储器地址寄存器AR，再将欲写的数据存入存储器数据寄存器MDR，最后向存储器发出写命令，MDR中的数据即被写入由MAR指示地址的存储单元中。 (5) 一条指令执行完毕后，控制器就要接着执行下一条指令。为了把下一条指令从存储器中取出，通常控制器把PC的内容加上一个数值，形成下一条指令的地址，但在遇到“转移”指令时，控制器则把“转移地址”送入PC。2、冯诺曼计算机的特征1计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成； 2 指令和数据以同同等地位存放于存储器内，并可以按地址访问；3指令和数据均用二进制表示；4 指令由操作码、地址码两大部分组成，操作码用来表示操作的性质，地5址码用来表示操作数在存储器中的位置；6 指令在存储器中顺序存放，通常自动顺序取出执行；7机器以运算器为中心3、第一台计算机1946年2月14日，世界上第一台电脑ENIAC在美国宾夕法尼亚大学诞生。4、计算机发展的5、计算机构成的五大部件输入设备，输出设备，运算器，控制器，存储器运算器是进行算术、逻辑运算的部件。控制器是实现计算机各部分联系及程序自动执行的部件，其功能是从内存中依次取出命令，产生控制信号，向其他部件发出指令，指挥整个运算过程。控制器是统一指挥、协调其他部件的中枢。 存储器是存储信息的部件，分为内存、外存。内存在控制器的指挥下，与运算器、输入/输出设备交换信息。外存是为了弥补内存的不足而设置的，在控制器的控制下，它与内存成批交换数据。 输入设备是把数据和程序转换成电信号，并把电信号送入内存的部件。如：键盘、鼠标、扫描仪、麦克、游戏操作杆等。 输出设备是把计算机处理的结果送到主机外的部件。如：显示器、打印机、音箱等。6.计算机层次结构的含义计算机硬件、系统软件和应用软件构成了计算机系统的三个层次结构。（1）硬件系统是最内层的，它是整个计算机系统的基础和核心。（2）系统软件在硬件之外，为用户提供一个基本操作界面。（3）应用软件在最外层，为用户提供解决具体问题的应用系统界面。7.计算机硬件的主要技术指标：计算机的基本字长、计算机的运算速度、计算机的数据通路宽度、计算机主存容量、计算机的存取周期机器字长：指CPU一次能处理的数据的位数。通常与CPU的寄存器的位数有关，字长越长，数的表示范围越大，精度也越高。机器字长也会影响计算机的运算速度。数据通路宽度：数据总线一次能并行传送的数据位数。存储容量：指能存储信息的最大容量，通常以字节来衡量。一般包含主存容量和辅存容量。运算速度：通常用MIPS（每秒百万条指令）、MFLOPS（每秒百万次浮点运算）或CPI（执行一条指令所需的时钟周期数）来衡量。CPU执行时间是指CPU对特定程序的执行时间。主频：机器内部主时钟的运行频率，是衡量机器速度的重要参数。吞吐量：指流入、处理和流出系统的信息速率。它主要取决于主存的存取周期。 存储周期（memory cycle time)指连续启动两次独立的存储器操作（例如连续两次读操作）所需间隔的最小时间响应时间：计算机系统对特定事件的响应时间，如实时响应外部中断的时间等。8.存储容量单位的关系：10进制和2进制在计算机中，最小的存储容量单位是位（bit），最基本的存储容量单位是字节（Byte）。其次还有千字节（KB），兆字节（MB），吉字节（GB）等。它们之间的换算关系为：1Byte=8bit1KB=1024Byte1MB=1024KB1 GB=1024 MB9.存储器的分类：按介质分类、按存取方式分类、按存储器的作用分类、按信息的可保存性分类 按存储介质分半导体存储器 （2）磁表面存储器 （3）光盘存储器 按存取方式分类随机存储器RAM(Random Access Memory)只读存储器ROM(Read only Memory)串行访问存储器 按存储器的作用分类分类一： 内部存储器 半导体存储器 外部存储器 磁盘存储器分类二： 主存储器 高速缓冲存储器 辅助存储器 按信息的可保存性分类易失性存储器：断电后信息消失。半导体读写存储器RAM。非易失性存储器：断电后仍能保存信息。磁性材料做成的是非易失性存储器。10.存储器的层次结构：三级存储器结构、两个层次三级层次结构来构成存储系统，主要是由高速缓冲存储器cache，主存储器，和辅助存储器组成。整个结构又可以看成两个层次：他们分别是主存-辅存层次和Cache-主存层次主存-辅存层次作为一个存储整体，形成的可寻存储空间比主存储器空间大得多。由于辅存的容量大，价格低，是的存储系统的整体平均价格低。由于Cache的存取速度可以喝cpu的工作速度相媲美，所以cache-主存层次可以缩小主存和cpu之间的速度差距，从整体上提高存储器系统的存取速度。尽管cache成本高，但是由于容量小，故不会使存储系统的整体价格增加。主存储器的分类主存储器又称内存随机存储器（RAM）ROM是只读存储器PROM是可编程ROMEPROM是可擦除的PROMEEPROM是电可擦除PROM闪速存储器（Flash Memory动态存储器的刷新刷新：对DRAM定期进行的全部重写过程；刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作；常用的刷新方法有三种：集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。 异步式：是集中式和分散式的折衷。只读存储器ROM的分类ROM可编程只读存储器可编程可擦除只读存储器一次编程只读内存电子可擦除可编程只读存储器闪速存储器存储器的位扩展、存储器的字扩展、存储器的字和位扩展1、位扩展 位扩展是指存储芯片的字（单元）数满足要求而位数不够，需对每个存储单元的位数进行扩展。例：用 1K 4 的 2114 芯片构成 lK 8 的存储器系统。分析：每个芯片的容量为 1K ，满足存储器系统的容量要求。但由于每个芯片只能提供 4 位数据，故需用 2 片这样的芯片，它们分别提供 4 位数据至系统的数据总线，以满足存储器系统的字长要求。2、字扩充 字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。例：用 2K 8 的 2716 存储器芯片组成 8K 8 的存储器系统分析： 由于每个芯片的字长为 8 位，故满足存储器系统的字长要求。但由于每个芯片只能提供 2K 个存储单元，故需用 4 片这样的芯片，以满足存储器系统的容量要求。3、同时进行位扩充与字扩充 存储器芯片的字长和容量均不符合存储器系统的要求，需要用多片这样的芯片同时进行位扩充和字扩充，以满足系统的要求。 例：用 1K 4 的 2114 芯片组成 2K 8 的存储器系统 分析：由于芯片的字长为 4 位，因此首先需用采用位扩充的方法，用两片芯片组成 1K 8 的存储器。再采用字扩充的方法来扩充容量，使用两组经过上述位扩充的芯片组来完成。内存容量的计算、存储芯片数量的计算、存储芯片的连接内存的容量一般都是2的整次方倍，比如64MB、128MB、256MB等。按照计算机的二进制方式，1Byte=8bit；1KB=1024Byte；1MB=1024KB；1GB=1024MB；1TB=1024GB。存储芯片计算例题：内存按字节编址，地址为0B4000H-0DBFFFH,若用存储容量为32K*8bit的存储器芯片构成内存，至少需要多少片？首先用0DBFFFH-0B4000H+1得到内存的容量028000H，换算成十进制是163840（以字节B为单位）；因为每个存储器芯片的容量为32KB，所以，我们要将前面计算的结果换算成KB，也就是说用前面的结果除以1024（化成KB），即163840/1024=160KB，最后用得到的结果除以32就可以了，即160/32=5。现代计算机系统中提高存储器速度的方法（1）采用更高速的主存储器，或加长存储器的字长；（2）采用并行操作的双端口存储器；（3）在CPU和主存储器之间插入一个高速缓冲存储器（Cache），以缩短读出时间；（4）在每个存储器周期中存取几个字(采用交叉存储器)17、三种校验方法偶校验码、海明校验码、循环冗余校验码(CRC)18、奇偶校验计算奇偶校验原理：通过计算数据中“1”的个数是奇数还是偶数来判断数据的正确性。在被校验的数据后加一位校验位或校验字符用作校验码实现校验。校验位的生成方法奇校验：确保整个被传输的数据中“1”的个数是奇数个，即载荷数据中“1”的个数是奇数个时校验位填“0”，否则填“1”；偶校验：确保整个被传输的数据中“1”的个数是偶数个，即载荷数据中“1”的个数是奇数个时校验位填“1”，否则填“0”。使用奇偶校验码校验的特点：校验处理过程简单，但如果数据中发生多位数据错误就可能检测不出来，更检测不到错误发生在哪一位；主要应用于低速数字通信系统中，一般异步传输模式选用偶校验，同步传输模式选用奇校验海明码校验计算海明码是一种可以纠正一位差错的编码。它是利用在信息位为k位，增加r位冗余位，构成一个n=k+r位的码字！它必须满足以下关系式 2rk+r+1或2rn+1把所有2的幂次方的数据位标记为奇偶校验位（编号为1，2，4，8，16，32，64等的位置） 位置一：校验1位，跳过一位，校验一位，跳过一位（1，3，5，7，9，11，13.） 位置2：校验2位，跳过2位，校验2位，跳过2位（2，3，6，7，10，11，14，15.） 位置4：校验4位，跳过4位，校验4位，跳过4位（4，5，6，7，12，13，14，15.） 位置8：校验8位，跳过8位，校验8位，跳过8位（8-15，24-31.）附上一例题01101110海明码生成和校验过程（按偶） 对应的校验位为_ ？代表要设置的比特位_ _ 0 _ 1 1 0 _ 1 1 1 0位置1：检查 1，3，5，7，9，11？ _ 0 _ 1 1 0 _ 1 1 1 0 1的个数为奇数 所以 ？=1 即 1 _ 0 _ 1 1 0 _ 1 1 1 0位置2：检查 2，3，6，7，10，111 ？ 0 _ 1 1 0 _ 1 1 1 0 1的个数为奇数 所以 ？=1即 1 1 0 _ 1 1 0 _ 1 1 1 0位置4：检查 4，5，6，7，121 1 0 ？1 1 0 _ 1 1 1 0 1的个数为偶数 所以 ？=0即 1 1 0 0 1 1 0 _ 1 1 1 0位置8：检查 8，9，10，11，121 1 0 0 1 1 0 _ 1 1 1 0 1的个数为奇数 所以 ？=1即 1 1 0 0 1 1 0 1 1 1 1 0所以海明码为 1100 1101 1110海明码传输信息 海明码为 0 1 0 0 1 1 1 （按偶）纠错P1 =1357=0 无错 可知第六位出错了P2 =2367=1 有错 逻辑异或 相异的1P4 =4567=1 有错 P4p2p1=110纠正后 01 00 1 0 1去除校验位后 得到信息 0 1 0 1高速缓冲存储器工作基础高速缓冲存储器就是根据程序的局部性原理，可以在主存和CPU通用寄存器之间设置一个高速的容量相对比较小的存储器，把正在执行的指令地址附近的一部分指令或者数据从主存调入这个存储器，供CPU在一段时间内使用，这样就能相对的提高CPU的运算速度。他介于主存和CPU之间，这样的高速小容量存储器称为高速缓冲存储器。21、Cache地址映象变换机构：三种直接映像 全相连映像 组相连映像22、Cache替换策略有哪些1.随机法（RAND法）2.先进先出法（FIFO法）3.最近最少使用法（LRU法）23、全相联映象：方法与优缺点 全相连：主存与Cache的划分：将主存与Cache划分成若干个大小相等的块。 主存与Cache的映像：主存中每一块都可以调到Cache中的每一块。 特点：优点：访问灵活，冲突率低，只有Cache满时才会出现在冲突。缺点：地址变换比较复杂，速度相对慢。 主存与Cache的地址组成：主存：块号+块内地址Cache：块号+块内地址直接映象：方法与优缺点 直接：主存与Cache的划分：将主存根据Cache的大小分成若干分区，Cache也分成若干个相等的块，主存的每个分区也分成与Cache相等的块。 主存与Cache的映像：主存中的每一个分区由于大小相同，可以与整个Cache相像，其中的每一块正好配对。编号不一致的块是不能相互映像的。 特点：优点：地址变换简单。缺点：每块相互对应，不够灵活。 主存与Cache的地址组成：主存：区号+块号+块内地址Cache：块号+块内地址组相联映象：方法与优缺点 组相连：主存与Cache的划分：主存：主存根据Cache大小划分成若干个区，每个区内划分成若干个组，每个组再划分成若干个块。Cache：划分成若干个组，每个组划分成若干个块。 主存与Cache的映像：主存的每个分区与Cache采用直接映像，主存的每个组之内采用全相联映像。 特点：融合了直接映像与全相联映像两种映像方式，结合了两者的优据点。具体实现容易，命中率与全相联映像接近。 主存与Cache的地址组成：主存：区号+组号+块号+块内地址Cache：组号+块号+块内地址FIFO算法按照进程进入就绪队列的先后次序来选择。即每当进入进程调度，总是把就绪队列的队首进程投入运行。27、最不经常使用算法LFU28、近期最少使用算法LRULFU算法是根据在一段时间里数据项被使用的次数选择出最少使用的数据项，即根据使用次数的差异来决定。而LRU是根据使用时间的差异来决定的随机替换算法RR分时系统的一种调度算法。轮转的基本思想是，将CPU的处理时间划分成一个个的时间片，就绪队列中的进程轮流运行一个时间片。当时间片结束时，就强迫进程让出CPU，该进程进入就绪队列，等待下一次调度，同时，进程调度又去选择就绪队列中的一个进程，分配给它一个时间片，以投入运行。按数据传送方式分总线分类按信息传送的方向，总线可分为单向总线和双向总线。 按传送信息的类型分，总线可分为：数据总线(传送数据)、地址总线(传送地址)和控制总线(传送控制信号)。31、总线的主要技术参数：总线位宽、总线工作频率、总线带宽、时钟同步/异步、总线控制方式32、总线判优控制分为哪些？总线判优方式: 集中式总线控制逻辑集中的一处; 分布式总线控制逻辑分布在连接总线的各部件或设备中. 集中控制的三种常见优先权仲裁方式 链式查询方式:用3条控制线进行控制: 计数器定时查询方式: (3)独立请求方式 33、链式查询方式（串联式控制方式）BS(总线忙); BR(总线讲求); BG(总线允许). 特征:将BG串行地从一部件(I/O接口)送到下一个部件,直到到达有请求的部件为止. 优先权位置:离总线控制器最近的部件具有最高使用权,离它越远,优先权越低. 电路:链式查询靠接口的优先权排队电路实现. 计数定时查询方式总线上的任一设备要求使用总线时,通过BR线发出总线请求.中央仲裁器接到请求信号以后,在BS线为0的情况下让计数器开始计数,计数值通过一组地址线发向各设备.每个设备接口都有一个设备地址判别电路,当地址线上的计数值与请求总线的设备地址相一致时,该设备 置1BS线,获得了总线使用权,此时中止计数查询.独立请求方式（并联式控制）工作原理: 每一个共享总线的设备均有一对总线请求线BRi和总线授权线BGi. 当设备要求使用总线时,便发出该设备的请求信号.总线控制器中的排队电路决定首先响应哪个设备的请求,给设备以授权信号BGi. 优点:响应时间快,确定优先响应的设备所花费的时间少,用不着一个设备接一个设备地查询. 其次,对优先次序的控制相当灵活,可以预先固定也可以通过程序来改变优先次序;还可以用屏蔽(禁止)某个请求的办法,不响应来自无效设备的请求.总线通信控制有哪些？同步、异步、半同步、分离式通信。指令的构成操作码和操作数，操作码决定要完成的操作，操作数指参加运算的数据及其所在的单元地址。在计算机中，操作要求和操作数地址都由二进制数码表示，分别称作操作码和地址码，整条指令以二进制编码的形式存放在存储器中。操作码的功能指令系统的每一条指令都有一个操作码，它表示该指令应进行什么性质的操作。34、 地址码的功能让操作指令找到所操作的对象40、指令分为：定长和变长41、操作码分为：定长和变长（Huffman编码、扩展编码）42、指令操作码扩展技术43、指令的种类(1)算术运算指令(2)逻辑运算指令(3)数据传送指令(4)移位操作指令(5)堆栈及堆栈操作指令.(6)字符串处理指令.(7)输入输出(I/O)指令.(8)其它指令: 特权指令, 转移指令寻址方式、数据寻址方式寻址方式就是处理器根据指令中给出的地址信息来寻找物理地址的方式。一种是顺序寻址方式,另一种是跳跃寻址方式数据寻址方式：（1）立即寻址方式（2）寄存器寻址方式（3）直接寻址方式（4）寄存器间接寻址方式（5）直接变址寻址方式（6）基址变址寻址方式（7）相对基址变址寻址方式45、立即寻址、直接寻址、隐含寻址、间接寻址、寄存器寻址、基址寻址、变址寻址、相对寻址、堆栈寻址：寻址方式的过程和寻址地址的计算46、CPU的功能处理指令 执行操作 控制时间 处理数据中央处理器（CPU，Central Processing Unit）是一块超大规模的集成电路，是一台计算机的运算核心（Core）和控制核心（ Control Unit）。它的功能主要是解释计算机指令以及处理计算机软件中的数据。CPU的组成CPU内部结构大概可以分为控制单元、运算单元、存储单元和时钟等几个主要部分。RISC技术和CISC技术RISC(精简指令集计算机)和CISC(复杂指令集计算机)是当前CPU的两种架构。它们的区别在于不同的CPU设计理念和方法。它们主要有：（1） 指令系统：RISC 设计者把主要精力放在那些经常使用的指令上，尽量使它们具有简单高效的特色。对不常用的功能，常通过组合指令来完成。因此，在RISC 机器上实现特殊功能时，效率可能较低。但可以利用流水技术和超标量技术加以改进和弥补。而CISC 计算机的指令系统比较丰富，有专用指令来完成特定的功能。因此，处理特殊任务效率较高。（2） 存储器操作：RISC 对存储器操作有限制，使控制简单化；而CISC 机器的存储器操作指令多，操作直接。（3） 程序：RISC 汇编语言程序一般需要较大的内存空间，实现特殊功能时程序复杂，不易设计；而CISC 汇编语言程序编程相对简单，科学计算及复杂操作的程序社设计相对容易，效率较高。（4） 中断：RISC 机器在一条指令执行的适当地方可以响应中断；而CISC 机器是在一条指令执行结束后响应中断。（5） CPU：RISC CPU 包含有较少的单元电路，因而面积小、功耗低；而CISC CPU 包含有丰富的电路单元，因而功能强、面积大、功耗大。（6） 设计周期：RISC 微处理器结构简单，布局紧凑，设计周期短，且易于采用最新技术；CISC 微处理器结构复杂，设计周期长。（7） 用户使用：RISC 微处理器结构简单，指令规整，性能容易把握，易学易用；CISC微处理器结构复杂，功能强大，实现特殊功能容易。（8） 应用范围：由于RISC 指令系统的确定与特定的应用领域有关，故RISC 机器更适合于专用机；而CISC 机器则更适合于通用机。49、指令周期分为哪几个部分取指周期、间址周期、执行周期、中断周期50、CPU的流水线技术原理51、接口的作用接口首先是是一种规范，其次接口有利于代码的复用，扩展性好，实现多继承,便于维护52、输人输出设备的控制方式：程序查询方式、程序中断方式、直接存储器存取方式（DMA）、I/O通道方式、I/O处理机方式53、中断方式的工作流程54、中断的步骤大体上可以把中断全过程分为5个阶段：中断请求、中断判优、中断响应、中断处理和中断返回。55、 中断源（1）外部设备请求中断。一般的外部设备（如键盘、打印机和A / D转换器等）在完成自身的操作后，向CPU发出中断请求，要求CPU为他服务。由计算机硬件异常或故障引起的中断，也称为内部异常中断。（2）故障强迫中断。计算机在一些关键部位都设有故障自动检测装置。如运算溢出、存储器读出出错、外部设备故障、电源掉电以及其他报警信号等，这些装置的报警信号都能使CPU中断，进行相应的中断处理。（3）实时时钟请求中断。在控制中遇到定时检测和控制，为此常采用一个外部时钟电路（可编程）控制其时间间隔。需要定时时，CPU发出命令使时钟电路开始工作，一旦到达规定时间，时钟电路发出中断请求，由CPU转去完成检测和控制工作。（4）数据通道中断。数据通道中断也称直接存储器存取（DMA）操作中断，如磁盘、磁带机或CRT等直接与存储器交换数据所要求的中断。（5）程序自愿中断。CPU执行了特殊指令（自陷指令）或由硬件电路引起的中断是程序自愿中断，是指当用户调试程序时，程序自愿中断检查中间结果或寻找错误所在而采用的检查手段，如断点中断和单步中断等。56、中断优先级为使系统能及时响应并处理发生的所有中断，系统根据引起中断事件的重要性和紧迫程度，硬件将中断源分为若干个级别，称作中断优先级。引入多级中断是因为：为使系统能及时的响应和处理所发生的紧迫中断，同时又不至于发生中断信号丢失，计算机发展早期在设计中断系统硬件时根据各种中断的轻重在线路上作出安排，从而使中断响应能有一个优先次序。多级中断的处理原则：当多级中断同时发生时，CPU按照由高到低的顺序响应。高级中断可以打断低级中断处理程序的运行，转而执行高级中断处理程序。当同级中断同时到时，则按位响应。当多级中断同时发生时，CPU按照由高到低的顺序响应另外，优先级高的中断源可以中断优先级低的中断服务程序，这就形成了中断服务程序中套着中断服务程序的情况，即形成了所谓的中断嵌套。服务器基本概念部分：1服务器的定义服务器是计算机的一种，负责侦听网络上客户端的服务请求并提供相应的服务2服务器的两层含义一是服务器生存在网络计算环境中二是它在网络计算中向网络的其他计算器提供服务3、服务器的地位4、服务器的分类（多种分类方法，如：按服务器的处理器架构分类、按应用规模分类、按网络层次分类、按应用分类、按外形结构分类、按用途分类）1. 按服务器的处理器架构（也就是服务器CPU所采用的指令系统）划分为以下三类：(1)CISC架构服务器(2)RISC架构服务器(3)VLIW架构服务器2. 按应用层次划分为以下四类：(1)入门级服务器(2)工作组级服务器(3)部门级服务器(4)企业级服务器3. 按服务器按用途划分为两类：(1)通用型服务器(2)专用型服务器4. 按服务器的机箱结构来划分，可以划分为以下四类：(1)台式服务器(2)机架式服务器(3)机柜式服务器(4)刀片式服务器 5服务器与PC区别、IA服务器和小型机区别服务器与PC区别：从本质上来看，都是正常的PC机，都尊从“宏诺依谩”架构。 但是由于功用不同，因此，一般来说，设计与配件配置的注重点不同。服务器（数据服务器）硬件上至少应具备下面的特点： 一、较高的多任务处理能力。二、稳定和巨量的内存。 三、硬件冗余性。 按CPU的类型来区分,小型机是基于RISC(精简指令集)架构的专用服务器,而服务器是基于CISC(复杂指令集)架构的PC服务器。6、PC服务器性能评价体系7、TPC-C和SPEC服务器部件技术CPU 技术部分：1主频、外频、倍频概念与计算外频是 CPU 乃至整个计算机系统的基准频率，单位是 MHz（兆赫兹）。在早期的电脑中，内存与主板之间的同步运行的速度等于外频说到处理器外频，就要提到与之密切相关的两个概念：倍频与主频，主频就是 CPU 的时钟频率；倍频即主频与外频之比的倍数。主频、外频、倍频，其关系式：主频外频倍频。2前端总线(FSB)频率、FSB与带宽Intel CPU前端总线=外频4（MHz）AMD CPU前端总线=外频2（MHz） CPU数据带宽=前端总线8（MB/s）3超流水线与超标量超级流水线以增加流水线级数的方法来缩短机器周期，相同的时间内超级流水线执行了更多的机器指令。采用简单指令以加快执行速度是所有流水线的共同特点，但超级流水线配置了多个功能部件和指令译码电路，采用多条流水线并行处理，还有多个寄存器端口和总线，可以同时执行多个操作，因此比普通流水线执行的更快，在一个机器周期内可以流出多条指令。超标量（superscalar）是指在CPU中有一条以上的流水线，并且每时钟周期内可以完成一条以上的指令，这种设计就叫超标量技术。 其实质是以空间换取时间。而超流水线是通过细化流水、提高主频，使得在一个机器周期内完成一个甚至多个操作，其实质是以时间换取空间。4.SMP技术对称多处理（Symmetrical Multi-Processing）又叫SMP，是指在一个计算机上汇集了一组处理器(多CPU),各CPU之间共享内存子系统以及总线结构。它是相对非对称多处理技术而言的、应用十分广泛的并行技术。在这种架构中，一台电脑不再由单个CPU组成，而同时由多个处理器运行操作系统的单一复本，并共享内存和一台计算机的其他资源。虽然同时使用多个CPU，但是从管理的角度来看，它们的表现就像一台单机一样。系统将任务队列对称地分布于多个CPU之上，从而极大地提高了整个系统的数据处理能力。所有的处理器都可以平等地访问内存、I/O和外部中断。在对称多处理系统中，系统资源被系统中所有CPU共享，工作负载能够均匀地分配到所有可用处理器5超线程技术HTHyper Threading是一种同步多执行绪（SMT，simultaneous Multi-threading）技术，它的原理很简单，就是把一颗CPU当成两颗来用，将一颗具Hyper-Threading功能的“实体”处理器变成两个“逻辑”处理器而逻辑处理器对于操作系统来说跟实体处理器并没什么两样，因此操作系统会把工作线程分派给这“两颗”处理器去执行，让多种应用程序或单一应用程序的多个执行绪（thread），能够同时在同一颗处理器上执行；不过两个逻辑处理器是共享这颗CPU的所有执行资源。6、多核心处理器多核处理器是指在一枚处理器中集成两个或多个完整的计算引擎(内核)。多核技术的开发源于工程师们认识到，仅仅提高单核芯片的速度会产生过多热量且无法带来相应的性能改善，先前的处理器产品就是如此。他们认识到，在先前产品中以那种速率，处理器产生的热量很快会超过太阳表面。即便是没有热量问题，其性价比也令人难以接受，速度稍快的处理器价格要高很多。服务器部件技术内存技术部分：1SIMM与DIMMSIMM（Single Inline Memory Module，单列直插内存模块）内存条通过金手指与主板连接，内存条正反两面都带有金手指。金手指可以在两面提供不同的信号，也可以提供相同的信号。SIMM就是一种两侧金手指都提供相同信号的内存结构，它多用于早期的FPM和EDD DRAM，最初一次只能传输8bit数据，后来逐渐发展出16bit、32bit的SIMM模组，其中8bit和16bitSIMM使用30pin接口，32bit的则使用72pin接口。在内存发展进入SDRAM时代后，SIMM逐渐被DIMM技术取代DIMM（Dual Inline Memory Module，双列直插内存模块）与SIMM相当类似，不同的只是DIMM的金手指两端不像SIMM那样是互通的，它们各自独立传输信号，因此可以满足更多数据信号的传送需要。2 SDRAM：（Synchronous DRAM）同步DRAMDRAM：动态RAM，需要刷新，容量大。SDRAM ：同步动态RAM，需要刷新，速度较快，容量大。3 DDR、DDR2、DDR3DDR最小的内存只有64M最大的也只有1G的容量，2代的DDR 最少的是256M最大的都已经是4M了.当然DDR2 4G用的人少一般常见的都是1Gx2这样使用的。而DDR3现在最小的都是512M最大的都已经是8G了。一般都是4Gx2这样使用。或者2Gx2这样使用。 DDR DDR2 DDR3在封装区别早期的DDR封闭颗粒是TSOP，而从DDR2和DDR3开始使用FBGA封装，而DDR2使用的是8bit芯片使用60球/68球/84球FBGA封装三种规格，而DDR3采用的是16bit芯片使用96球FBGA封装，而且DDR3必须是绿色封装，不能包含任何有害的物质。4.服务器内存与PC内存的区别服务器内存与普通内存相比主要区别就是服务器采用了一些新的技术，例如ECC（错误检查和纠正）、Chipkill、Register（寄存器）、热插拔技术、以及FB-DIMM（全缓冲内存模组）等5.ECCECC是“Error Correcting Code”的简写，中文名称是“错误检查和纠正”。ECC是一种能够实现“错误检查和纠正”的技术，ECC内存就是应用了这种技术的内存，一般多应用在服务器及图形工作站上，这将使整个电脑系统在工作时更趋于安全稳定6.Chipkill是在ECC技术基础上的改进成为一种新的ECC内存保护标准，Chipkill内存只是一种内存技术，并不是一种特殊的内存类型，这种Chipkill内存技术的内存可以同时检查并修复4个错误数据位，进一步提高服务器的实用性。7.内存镜像、内存热备内存镜像是将内存数据做两个拷贝，分别放在主内存和镜像内存中。系统工作时会向两个内存中同时写入数据，因此使得内存数据有两套完整的备份。由于采用通道间交叉镜像的方式，所以每个通道都有一套完整的内存数据拷贝。内存镜像有效避免了由于内存故障而导致数据丢失。进行内存热备时，做热备份的内存在正常情况下是不使用的，也就是说系统是看不到这部分内存容量的。每个内存通道中有一个DIMM不被使用，预留为热备内存。芯片组中设置有内存校验错误次数的阈值,即每单位时间发生错误的次数。当工作内存的故障次数达到这个“容错阈值”，系统开始进行双重写动作，一个写入主内存，一个写入热备内存，当系统检测到两个内存数据一致后，热备内存就代替主内存工作，故障内存被禁用，这样就完成了热备内存接替故障内存工作的任务，有效避免了系统由于内存故障而导致数据丢失或系统宕机。8.双通道内存双通道，就是在北桥（又称之为MCH）芯片级里设计两个内存控制器，这两个内存控制器可相互独立工作，每个控制器控制一个内存通道。在这两个内存通过CPU可分别寻址、读取数据，从而使内存的带宽增加一倍，数据存取速度也相应增加一倍（理论上）双通道内存技术是解决CPU总线带宽与内存带宽的矛盾的低价、高性能的方案。9.内存带宽的计算（这博客里说的不错） /uid-14214482-id-3220464.html10、系统时钟周期、存取时间、CAS的延迟时间之间的关系与计算服务器部件技术硬盘与硬盘接口部分：1硬盘参数：主轴转速、平均寻道时间、数据传输率主轴转速是硬盘内电机主轴的旋转速度平均寻道时间是指硬盘在接收到系统指令后，磁头从开始移动到移动至数据所在的磁道所花费时间的平均值，它一定程度上体现硬盘读取数据的能力，是影响硬盘内部数据传输率的重要参数，单位为毫秒（ms）。数据传输率分为外部传输率(External Transfer Rate)和内部传输率(Internal Transfer Rate)。通常也称外部传输率为突发数据传输率(Burstdata Transfer Rate)或接口传输率，是指从硬盘的缓存中向外输出数据的速度。内部传输率也称最大或最小持续传输率(Sustained Transfer Rate)，是指硬盘在盘片上读写数据的速度2.IDEIDE的英文全称为“Integrated Drive Electronics”，即“电子集成驱动器”3.SCSI小型计算机系统接口（英语：Small Computer System Interface; 简写：SCSI），一种用于计算机和智能设备之间（硬盘、软驱、光驱、打印机、扫描仪等）系统级接口的独立处理器标准4.SATASATA（Serial Advanced Technology Attachment，串行高级技术附件）是一种基于行业标准的串行硬件驱动器接口，是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范。5.SASSAS（Serial Attached SCSI），串行连接SCSI接口，串行连接小型计算机系统接口。6.光纤通道接口光纤通道的英文拼写是Fibre Channel，和SCSI接口一样光纤通道最初也不是为硬盘设计开发的接口技术，是专门为网络系统设计的，但随着存储系统对速度的需求，才逐渐应用到硬盘系统中。光纤通道硬盘是为提高多硬盘存储系统的速度和灵活性才开发的，它的出现大大提高了多硬盘系统的通信速度。光纤通道的主要特性有：热插拔性、高速带宽、远程连接、连接设备数量大等。7.SCSI相对于IDE优势与IDE硬盘相比，SCSI硬盘接口标准更高、读写速度更快、数据缓存更大、电机转速更高、寻道时间更短、CPU占用率更低并且拥有自己独立的I/O Proccessor；所有这些特性都注定SCSI硬盘是硬盘中的速度之王8、SATA与SAS区别与关系9、硬盘容量的计算硬盘容量=柱面数*扇区数*磁头数*512B,服务器部件技术总线技术部分：1.总线、总线标准总线标准是系统与各模块、模块与模块之间的一个互连的标准界面。2.从功能上对总线的分类总线按功能和规范可分为五大类型:数据总线（Data Bus）：在CPU与RAM之间来回传送需要处理或是需要储存的数据。地址总线（Address Bus）：用来指定在RAM（Random Access Memory）之中储存的数据的地址。控制总线（Control Bus）：将微处理器控制单元（Control Unit）的信号，传送到周边设备，一般常见的为 USB Bus和1394 Bus。扩展总线（Expansion Bus）：可连接扩展槽和电脑。局部总线（Local Bus）：取代更高速数据传输的扩展总线。3.总线的位宽、频率、带宽总线的位宽指的是总线能同时传送的二进制数据的位数4.总线带宽的计算总线的带宽指的是这条总线在单位时间内可以传输的数据总量，它等于总线位宽与工作频率的乘积。例如，对于64位、800MHz的前端总线，它的数据传输率就等于64bit800MHz8(Byte)=6.4GB/s；32位、33MHzPCI总线的数据传输率就是32bit33MHz8=132MB/s，等等，5、PCI总线、PCI总线的工作频率与带宽6、PCI -X总线、PCI -X总线的工作频率与带宽7、AGP总线、AGP总线的工作频率与带宽8、PCI-E总线、PCI-E总线的全双工、PCI-E总线的工作频率与带宽服务器部件技术芯片组技术部分1.芯片组的作用主板芯片组（Chipset）是主板的核心组成部分，可以比作CPU与周边设备沟通的桥梁。在电脑界称设计芯片组的厂家为Core Logic，Core的中文意义是核心或中心，光从字面的意义就足以看出其重要性。对于主板而言，芯片组几乎决定了这块主板的功能，进而影响到整个电脑系统性能的发挥，芯片组是主板的灵魂。芯片组性能的优劣，决定了主板性能的好坏与级别的高低。目前CPU的型号与种类繁多、功能特点不一，如果芯片组不能与CPU良好地协同工作，将严重地影响计算机的整体性能甚至不能正常工作。2.芯片组的构成标准的南、北桥芯片组【其中北桥芯片起着主导性的作用，也称为主桥（Host Bridge）。】和多芯片芯片组（主要用于高档服务器/工作站），3.北桥和南桥芯片的作用南桥芯片负责I/O总线之间的通信，如PCI总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等北桥芯片负责与CPU的联系并控制内存、AGP、PCI数据在北桥内部传输，提供对CPU的类型和主频、系统的前端总线频率、内存的类型（SDRAM、DDR、SDRAM、RDRAM以及DDRII等）和最大容量、ISA（这个早已淘汰了）/PCI/AGP/PCIE插槽、ECC纠错等支持，整合型芯片组的北桥芯片还集成了显示核心。4、北桥芯片的消失现在的趋势是提升集成度，即CPU将整合原有北桥的所有功能，从而不再使用北桥。并不是北桥的作用消失，而是北桥的功能由CPU实现了。以前的内存控制器和集成显卡就是在北桥里的，现在的CPU都已经集成内存控制器和集成显卡了，因此北桥的两个最重要的功能已经被整合进CPU了，剩下的一些功能集成到CPU里也是早晚的事儿。服务器部件技术RAID技术部分1.RAID含义RAID是英文Redundant Array of Independent Disks的缩写，中文简称为独立冗余磁盘阵列。简单的说，RAID是一种把多块独立的硬盘（物理硬盘）按不同的方式组合起来形成一个硬盘组（逻辑硬盘），从而提供比单个硬盘更高的存储性能和提供数据备份技术。2、RAID的两种功能：速度（性能）和安全（冗余、容错）3、实现RAID的两种功能的两种主要技术：分段（条带化）和奇偶校验4、RAID的含义5、RAID 0、RAID 1、RAID 3、RAID 5、RAID 6、RAID 10、RAID 30、RAID 50：工作方式、条件、容量、速度（性能）6、硬盘热备7、软件RAID和硬件RAID硬件raid一般是靠板载raid芯片或者独立的raid卡来实现，不占用cpu等资源而软件raid是系统安装raid软件来时间，读写数据时会耗费较多cpu等资源。8.RAID卡的作用把多块独立的物理硬盘按不同方式组合起来形成一个逻辑硬盘，从而提供比单个硬盘有着更高的性能和提供数据冗余的技术。9、RAID卡的构成由I/O处理器、硬盘控制器、硬盘连接器和缓存等一系列零组件构成的。10、RAID卡的分类RAID卡一般分为硬RAID卡和软RAID卡两种，通过用硬件来实现RAID功能的就是硬RAID，独立的RAID卡，主板集成的RAID芯片都是硬RAID。通过软件并使用CPU的RAID卡是指使用CPU来完成RAID的常用计算，软件RAID占用CPU资源较高，绝大部分服务器设备是硬件RAID。11、RAID卡CACHE在预读时的两种模式：Read Ahead、Pre-Fetch12、RAID卡CACHE在写入时的两种策略：通写模式、