【毕业学位论文】（Word原稿）2.5GHz PLL锁定检测电路分析-电子信息科学与技术实现

西 安 邮 电 学 院 毕业设计 (论文 )任务书 学生姓名 廖建军 指导教师 蒋林 职称 教授 系别 计算机科学与技术 专业 电子信息科学与技术 题目 定检测电路分析实现 任务与要求 对 定检测电路进行一定层次的正向设计，在此基础上对反向提取的全定制电路进行分析整理，通过重新设计使其在 型下通过晶体管级仿真，要求提交： 1、 定检测电路工作原理分析报告； 2、 定检测电路正向设计方案； 3、 定检测电路反向提取分析整理结果； 4、 定检测电路 的重新设计； 5、 定检测电路晶体管级仿真报告； 6、 定检测电路的 件语言描述。 开始日期 2006 年 03 月 06 完成日期 2006 年 06 月 11 系主任 (签字 ) 2006 年 01 月 26 日 西 安 邮 电 学 院 毕 业 设 计 (论文 ) 工 作 计 划 学生姓名 廖建军 指导教师 蒋林 职称 教授 系别 计算机科学与技术 专业 电子信息科学与技术 题目 定检测电路分析实现 _ 工作进程 第 1 周 成知识储备，认真复习模拟 成电路设计方法及其基本理。 第 2 周 握 工作原理，学习 作系统的基本操作，提交毕业设计开题报告。 第 3 周 习 真工具的使用和 真工具的使用。 第 4 周 成 Z 定检测电路的正向设计方案，Z 定检测电路的正向设计方案报告。 第 5 周 反向提取的全定制电路进行分析整理。 第 6 周 续对反向提取的全定制电路进行分析整理。 第 7 周 供分析整理报告，并进行中期检查。 第 8 周 过重新设计使其在 型下通过晶体管级仿真。 第 9 周 供 型下通过晶体管级仿真报告。 第 10 周 供 定检测电路晶体管级仿真报告。 第 11 周 件描述语言编写检测电路原代码，并进行后期检查。 第 12 周 业设计论文。 第 13 周 成毕业设计论文。 第 14 周 成毕业设计答辩。起 止 时 间 工 作 内 容 主要参考书目 (资料 ) 1、 相关论文（电子版）； 2、 蒋林： 相环单元设计方案 2004； 3、 拟电路设计； 4、 册； 5、 册；褚振勇 翁木云 , 计及应用 , 西安：电子科技大学出版社， 1、 作站； 2、 具软件（ ）； 3、相关的图书资料。 每周听取学生工作汇报 ，并进行专门指导至少 1 2 次； 随时解决学生设计中遇到的问题。 无 主要参考书目 (资料 ) 主要仪器设备及材料 论文 (设计 )过程中教师的指导安排 对计划的说明 西安邮电学院 毕业设计 (论文 )开题报告 计算机科学与技术 系 电子信息科学与技术 专业 2002 级 03 班 课题名称： 定检测电路 分析实现 学生姓名： 廖建军 学号： 04022091 指导教师： 蒋林 报告日期： 2006 年 03 月 13 日 及的问题及应用现状综述 本课题来源于科研项目， 锁相环在显示电子学和通信领域中获得广泛的应用。随着 术的发展，使得高速锁相环的设计与实现成为了可能。锁相环是把输出相位和输入相位相比较的反馈系统。本课题就是要在广泛调研、收集资料的基础上，深入 工作原理，理解锁相环的电路结构，认识到锁相环由三部分组成，分别是鉴相器 通滤波器 控振荡器 相器的功能是完成相位的比较，低通滤波器的功能是滤去高频分量，振荡器的功能是改变震荡频率。锁相环是鉴相器与压控振荡器组成的反馈系统，鉴相 器比较输入和输出的相位，产生一个误差去改变 振荡频率，直到相位对齐，也就是达到相位锁定。本课题所涉及的主要问题是对输入信号和反馈信号的检测 ,以便检测出锁相环是否达到了锁定状态 ,再对高速 定检测电路进行一定层次的正向设计，在此基础上对反向提取的全定制电路进行分析整理，通过重新设计使其在 型下通过晶体管级仿真并用 件语言描述，为全电路的工艺移植打下基础。 高速锁相环在各种工程项目中有着广泛的应用。高速锁相环在跟踪滤波器中有着重要作用，跟踪滤波器是 一个带通滤波器，其中心频率能自动地跟踪输入信号载波频率的变化。由锁相环路工作原理知道，锁相环路本身就具有这样的性能；高速锁相环在调制器与解调器中、在频率合成、载波同步、位同步、 体声解码、彩色副载波同步、电动机转速控制、锁相接收机中有着重要的作用。 此外，高速锁相环也用在相移器、频率变换、自动跟踪调谐、微波锁相频率源中。 2 本课题需要重点研究的关键问题、解决的思路及实现预期目标的可行性分析 本课题需要重点研究的关键问题是理解锁相环检测的原理 ,锁相环对输入信号和反馈信号是如何比较而得出锁相环锁定的 ,最 终完成 Z 定检测电路的正向设计方案 ,在此基础上对反向提取的全定制电路进行分析整理，通过重新设计使其在型下通过晶体管级仿真。 在研究该问题之前要通过阅读有关 书籍和 成电路的设计方法。对锁相环的工作原理有一个清晰的认识。对锁相环的结构要深入到内部的每一个晶体管。必须具备模拟电路设计的基本知识，认真复习模拟电路的基本知识，掌握模拟成电路设计方法及其基本原理。对 相环结构的认识，要从 该分为几大模块，每个模块的功能是什么，每一个模 块的内部结构是怎样构成的，由几个晶体管构成，都要弄清楚，并提交锁相环工作原理分析报告。最后再进行正向设计方案得制定 ,以及进行后续的工作 . 虽然本课题是要设计一个高速的锁相环检测电路 ,有一定的困难 ,但从理论分析上看 ,达到本课题的要求是完全可能的 ,随着 术的发展 ,模拟 设计技术有了巨大的提高 ,模拟 速度可以比数字 速度提高很多倍 ,尤其是集成电路朝着深亚微米工艺的发展 ,集成电路的速度完全可以达到本课题所要完成的 Z。从使用的工具上看 ,完成本课题也是可以的 ,再完成本课题的过程中使用了 真工具和 真工具 , 作站 , 作系统 完全可以满足高速 计的要求。 完成本课题要认真复习模拟电路的基本知识，掌握模拟 成电路设计方法及其基本原理。并对 相环的结构有一个清晰的认识 习 真工具的使用和 真工具的使用， 习 作系统的基本操作。熟练掌握 使用 ,为此制定完成本课题的工作方 案如下： 第一周 :完成知识储备，认真复习模拟 成电路设计方法及其基本理； 第二周 :掌握 工作原理，学习 作系统的基本操作，提交毕业设计开题报告 ,提交锁定检测工作原理分析报告； 第三周 :学习 真工具的使用和 真工具的使用； 第四周 :完成 Z 定检测电路的正向设计方案，提供 Z 第五周 :对反向提取的全定制电路进行分析整理； 第六周 :继续对反向提取的全定制电路进行分析 整理； 第七周 :提供分析整理报告，并进行中期检查； 第八周 :通过重新设计使其在 型下通过晶体管级仿真； 第九周 :提供 型下通过晶体管级仿真报告； 第十周 :提供 定检测电路晶体管级仿真报告，并提供报告； 第十一周 :用 件描述语言编写检测电路原代码，并进行后期检查； 第十二周 :毕业设计论文； 第十三周 :完成毕业设计论文； 第十四周 :完成毕业设计答辩； 4 指导教师审阅意见 廖建军同学通过 收集和阅读文献资料，了解了 定检测线路分析实现课题的任务要求研究现状，认识到了课题中的关键技术问题 ,提出了解决思路，方案可行 ,计划合理。 指导教师 (签字 )： 蒋林 2006 年 03 月 15 日 说明： 本报告必须由承担毕业论文 (设计 )课题任务的学生在毕业论文 (设计 ) 正式开始的第 1 周周五之前独立撰写完成，并交指导教师审阅。 西安邮电学院毕业设计 (论文 )成绩评定表 学生姓名 廖建军 性别 男 学号 02042091 专 业班 级 电子 0203 班 课题名称 定检测电路分析实现 课题 类型 科研题目 难度 较难 毕业设计（论文）时间 2006 年 3 月 6 日 6 月 11 日 指导教师 蒋林 (职称： 教授 ) 课题任务 完成情况 论 文 (千字 )； 设计、计算说 明书 (千字 )； 图纸 (张 )； 其它 (含附 件 )： 指导教师意见 廖建军同学的毕业设计完成了 定检测电路的反向分析和设计实现工作。论文属于模拟集成电路设计，难度和工作量大，完成情况良好。论文写作规范，是一篇优秀 的本科毕业设计论文 分项得分：开题调研论证 8 分； 课题质量（论文内容） 48 分； 创新 8 分； 论文撰写（规范） 14 分； 学习态度 9 分； 外文翻译 5 分 指导教师审阅成绩： 92 指导教师 (签字 )： 蒋林 2006 年 6 月 7 日 评 阅 教 师 意见 该同学完成了 定检测电路的反向分析和正向的实现方案，设计方案合理，理论分析有依据，实验数据准确。论文书写规范，条理清楚。 分项得分：选题 9 分； 开题调研论证 8 分； 课题质量（论文内容 ） 46 分； 创新 8 分； 论文撰写（规范） 14 分； 外文翻译 5 分 评阅成绩： 90 评阅教师 (签字 )： 邢立冬 2006 年 6 月 8 日 验收小组意见 各项准备充分，资料详实，工作量较大，很好的完成了反向分析任务，有较强的独立解决问题的能力。回答问题准确，演示熟练。 分项得分：准备情况 9 分； 毕业设计（论文）质量 65 分； （操作）回答问题 18 分 验收成绩： 92 验收教师 (组长 )(签字 )： 杜慧敏 2006 年 6 月 9 日 答 辩 小组 意 见 准备充分，表达清楚，概念应用准确，回答问题清晰、正确。 分项得分：准备情况 14 分； 陈述情况 36 分； 回答问题 35 分； 仪表 5 分 答辩成绩： 90 答辩小组组长 (签字 )： 杜慧敏 2006 年 06 月 11 日 成绩计算方法 (填写本系实用比例 ) 指导教师成绩 20 ( ) 评阅成绩 30 ( ) 验收成绩 30 ( ) 答辩成绩 20 ( ) 学生实得成绩 (百分制 ) 指 导教师成绩 92 评阅成绩 90 验收成绩 92 答辩成绩 90 总评 91 答辩委员会意见 （略） 毕业论文 (设计 )总评成绩 (等级 )： 优 系答辩委员会主任 (签字 )： 系 (签章 ) 2006 年 6 月 11 日 备 注 西安邮电学院毕业 论文 (设计 )成绩评定表 (续表 )z 定检测电路分析实现 目 录 摘要 . I . 引言 . 1 2 Z 定检测电路工作原理分析 . 2 相环结构简介 . 2 相环的作用简介 . 2 定检测 . 3 3 Z 定检测电路总体设计方案 . 5 述 . 5 计目标 . 6 层设计方案 . 7 证与测试 . 11 4 Z 定检测电路反向提取分析 . 12 定检测电路外部引脚 . 12 定检测电路内部结构 . 13 定检测电路的实现 . 15 向提取的锁定检测电路图 . 16 5 定检测电路 艺下重新设计 . 17 相器设计 . 17 触发器设计 . 18 数器设计 . 18 八输入或非门设计 . 19 非门设计 . 20 钟设计 . 21 定检测电路设计小结 . 21 6 Z 定检测电路 晶体管级仿真 . 22 发器模块仿真测试 . 22 或门仿真测试 . 23 八输入或非门仿真测试 . 24 z 定检测电路分析实现 非门仿真测试 . 25 定检测电路整体仿真测试 . 26 7 Z 定检测电路 言描述 . 30 本模块的描述 . 30 定检测电路的整体描述 . 32 8 结论 . 33 致 谢 . 84 参考文献 . 84 附录：锁定检测电路的 件语言描述 . 84 z 定检测电路分析实现 I 摘 要 在集成电路设计中，需要使芯片上内部时钟和外部时钟同步，希望在外部时钟输入的高频率下使用芯片的内部时钟。基于以上两点，锁相环常常用于产生芯片上的内时钟。但是随着处理器频率的提高，传统的数字锁相环已经不能满足要求。在本文中，我们将展现一个新的锁相环锁定检测方法。锁定检测的功能是检测锁相环是否达到锁定。 z 定检测电路分析实现，就 是要完成锁定检测电路的正向总体设计方案，锁定检测电路的反向提取，再在反向提取电路的基础上在 艺下进行重新设计，并完成 的晶体管级仿真。 z 定检测电路分析实现的难点与重点是反向电路的提取和 艺下的重新设计。 本文所讨论的锁相环能够锁定更高频率的时钟。艺。锁相环的压控震荡器的输出频率可以高达 外，该锁相环能够锁定高达到 输出频率。我们采用模拟电路来代替以往的 数字的锁定检测电路。在 艺下，采用本文所讨论的锁定检测电路而设计的锁相环相对其他的锁相环而言，具有更大的优越性。 关键词 ：锁相环 锁定检测 艺 集成电路 z 定检测电路分析实现 n we to of we to of of to to of of LL t In a LL be of LL is to LL to or of LL is to to to of on to of on in of of of LL is to of LL a is of CO be up to is to to a Hz We of A on of in z 定检测电路分析实现 1 1 引言 锁相环主要用在实现频率和成和频率倍增方面，在电子学和通信领域中得到广泛应用 ,正如文献 1中所介绍，锁相环也用在集成电路中，使得集成电路芯片上的内部时钟与外部时钟同步，使得可以在外部时钟输入的高频率下使用芯片的内部时钟。但是传统的锁相环锁定检测电路往往采用数字电路来实现或者是采用工艺比较落后的模拟电路来实现。正如文献 2所述，随着时钟频率的提高，这种锁相环将不能完成锁定检测，其不足之处逐渐显露出来。 随着集成电路工艺的改进，尤其是 艺的成熟，使得设计高速的锁定检测电路成为了可 能。文献 3中讨论了一种基于 艺的 z 的高速模拟锁相环，具有这样高频率的锁相环可以满足现代电路系统的需要，设计高速的锁定检测电路也就成了必然。高速模拟锁定检测电路的设计，最好的办法是参考以往的锁定检测电路图，分析锁定检测电路的功能，再在新的工艺下设置电路参数，最终完成锁定检测电路的设计。 在本论文中，讨论了 定检测电路的实现，就是要在完成正向总体设计后，在反向提取电路的基础上，从晶体管分析锁定检测电路，利用所提取的电路在当前已很成熟的 艺下重新设计，完成对晶体管参数的调试，并且通过高精度的 的晶体管级仿真，使得锁定检测的频率能够检测到高速锁相环是否到达锁定。从而推动锁相环的应用。 z 定检测电路分析实现 2 2 z 定检测电路工作原理分析 相环结构简介 锁相环的基本结构如图 2 图 2相环的基本结构 主要由四部分组成：鉴频鉴相器 通滤波器 控振荡器 频器 频鉴相器的功能是实现输入时钟与输出时钟的相位比较，当二者的相位达到一致时，表示锁相环达到锁定，否则锁相环没有达到锁定，此时鉴频鉴相器将输出一个控制信号到低通滤波器，经过低通滤波器后到达压控震荡器，使压控震荡器改变输出时钟的频率相位，使之的相位与输出时钟的相位保持一致。 低通滤波器的功能是实现滤波功能，由于由鉴频鉴相器输出的信号包含一定的高频部分，这些高频部分对压控震荡器来说是不需要的，使压控震荡器工作不正常，所以要采用低通滤波器来滤 去信号中的高频部分。 压控震荡器的功能是，接收从鉴频鉴相器输出的经滤波的信号，使之控制压控震荡器改变输出时钟的频率和相位。 如果直接将输入信号与输出信号进行相位的比较，由于输出时钟频率高，难于实现。分频器的功能是对输出信号进行分频，将其频率变低，以便与输入信号进行相位，频率的比较。 相环的作用简介 锁相在电子学、通信、和仪器中有着广泛的应用，主要用于频率倍增和频率合成。 图 2是一个频率倍增电路图。 z 定检测电路分析实现 3 图 2率倍增图 输入端相位或频率变化会引起相应的输出量变化 N 倍，该电路与电 压放大器不同，锁相环提供了一个精确的值等于 M 的放大系数，这个特点是由于有无穷大的环路增益，其次，输出频率可以通过改变除数因子 N 而改变。 图 2是一个频率合成的电路图。 图 2率合成图 该电路图与频率倍增电路图有着相似之处，此处就是除数因子 N 是可以改变的，可以根据模式的选择来改变。频道控制是一个数字，用于改变 N 的值，由于 ，所以 的相对精度与 的相等。 定检测 定检测的功能 锁定检测的功能就是实现输入时钟与输出时钟的比较，包括频率，相位的比较。当二者的频率、相位一 致时表示锁相环达到了锁定。锁定检测的方法很多，可以使用一个异或门来实现功能，当两个输入时钟相位、频率不同时，输出结果不全为 0，此时表示锁相环没有达到锁定。当两个输入时钟的相位、频率相同时，输出结果全为 0，此时表示锁相环达到了锁定。一个简单可行的办法是对两个时钟进行计数操作，从某一时刻开始，如果在一个时间段内，两个计数器的计数值相等，则表示，输入时钟与输出时钟的相位达到了锁定。由于两个时钟的频率都比较高，如果直接进行计数操作，计数器的设计将变得很困难。所以还要对两个时钟进行分频，使之频率降低，这样才容易设计计 数器。下面采用计数器来实现锁定检测。 z 定检测电路分析实现 4 定检测的实现 a 电路图说明 电路图如图 2块对时钟 行分频， 块对时钟 行分频，两个分频模块的分频系数应该一样。 行计数操作， 行计数操作， 块对两个计数器的计数值进行比较。当二者的计数值相等时输出 1，否则输出 0。图 2定检测电路模块划分 b 锁定检测的时序说明 锁定检测要满足的时序如下，对照锁定检测的电路图分析如下： 图 2满足锁定时的时序图 z 定检测电路分析实现 5 图 2满足锁定状态的时序 图 2锁相环达到锁定检测的时序图，从图中可以看出，完成锁定检测时输出为保持的高电平。图 2锁相环没有达到锁定的时序图，从图中可以看出，锁定检测的输出结果不唯一，有时保持高电平，有时保持低电平。 3 z 述 锁相环是把输出相位和输入相位相比较的反馈系统。 z 定检测电路完成的功能是将输入 信号与输出的反馈信号相比较，检测输入信号与输出信号是否达到了锁定。完成检测任务，就是要检测两个信号的周期是否一样，二者的相位之差是否达到了稳定。完成此功能，简单可行的办法是对两个信号分别用计数器进行计数操作，若在相同的时间内两个信号的脉冲数目相等，则表明锁相环达到了锁定。对两个计数器而言，需要有复位信号，使能信号，来对计数器进行控制。由于该锁定检测电路的时钟频率很高，所以不采用基本的数字计数器，而要采用直接用 体管搭建的模拟计数器。对两个输入进行计数的模块是时序电路模块，所有的时序必须满足时序的要求 。 如何比较两个计数器的输出是否一致，采用一个两输入的同或门来实现，两个输入都是三位的数据输入，同或门的输出是一位的数据输出，当二两个输入数据相同时，同或门输出高电平，代表锁相环达到了锁定，否则同或门输出为低电平，代表两个输入数据不相同，锁相环没有达到锁定。z 定检测电路分析实现 6 采用的是组合逻辑。 从外部看如图 3成锁相环锁定检测电路的输入端口有输入脉冲 位信号 能信号 出端口有输出脉冲 q。 图 3定检测整体电路图 计目标 能定义 z 定检测电路的电路模型如下，该电路的功能是完成对输入时钟行比较，以便检测二者是否有相同的时钟周期，相同的相位。当二者的周期相同，相位差固定，则输出 q 输出为高电平，否则 q 输出为低电平。在输入端有两个控制信号，该电路采用异步复位，复位信号 优先权最高，当其为低电平时，整个电路复位。使能信号 其为高电平时，整个电路开始工作。 脚描述 引脚描述如表 3 3定检测的引脚描述 端口名称 端口说明 输入信号 A 输入信号 B 复位信号 使能信号 Q 检测输出 输入引脚 1 位的输入时钟，也是参考时钟。检测锁定的标准，就是以该时钟为参考标准的。 z 定检测电路分析实现 7 输入引脚 是 1 位的输入时钟， 钟是压控振荡器的输出信号经过分频后得到的，此时钟就是需要和参考时钟 行检测比较的时钟。 复位引脚 复位信号的输入端口，当其为低电平时，电路的所有模块都复位，包括内部寄存器清零，输出端口清零。 使能引脚 使能信号的输入端口，当其为高电平时，电路开始工作，当其为低电平时，整个电路都不能工作。 输出引脚 q 是检测比较的输出端口，当电路检测到锁相环达到锁定时，该端口输出为高电平。 口时序 两个输入时钟的周期、相位固定时，整个电路模块的工作时序如图 3 图 3定检测锁定时的工作时序 当复位信号有效时，输出信号清零。当电路正常工作时，两个输入时钟的周期相同，相位固定，输出结果为高电平，代表锁相环达到锁定。 两个输入时钟的周期不同，相位不固定时，整个电路的工作时序如图 3 图 3定检测没有锁定时的工作时序 当电路正常工作时，检测到输入时钟的周期，相位不同，表示锁相环没有达到锁定，输出结果为低电平。 层设计方案 块划分模块如图 3据本电路要完成的 功能，将本电路分为三个模块：z 定检测电路分析实现 8 模块 个计数器结果比较模块 图 3定检测的模块划分 计数器模块 块，完成对 计数操作。计数器模块 块，完成对 计数操作。比较模块，完成两个计数操作模块的比较。 数器模块 a 功能 本模块的功能是对 入信号进行计数操作，输入时钟信号为 出结果为 ： 0，三位 宽，进行模 8 计数操作。 异步复位信号，当其为低电平时，计数器内的寄存器清零。 使能信号，当其为高电平时，计数器才能工作。所以，当复位信号无效，使能信号有效时，计数器在输入时钟的驱动下，进行计数操作。 b 接口说明 输入引脚 外部时钟输入端口， 1 位宽度。输入引脚 复位信号输入端口， 1 位宽度。输入引脚 外部使能信号输入端口， 1 位宽度。输出引脚： 0为计数器的输出端口， 3 位宽度。本计数器是模 8 计数器，异步复位。 c 时序说明 本模块要满足的时序如图 3 z 定检测电路分析实现 9 图 3考时钟计数器模块的时序 当 效时，即当其值为 0 时，输出为 0，从时序图中可以看出，当 值为 3 时，由于是异步复位，当复位信号有效时，输出结果变为 0。只有使能信号有效时，计数器才开始工作，在时序图中，当 5 时，使能信号为低电平，计数器保持计数值。 数器模块 a 功能 本模块的功能是对 入信号进行计数操作，输入时钟信号为 出结果为 ： 0，三位宽，进行模 8 计数操作。 异步复位信号， 当其为低电平时，计数器内的寄存器清零。 使能信号，当其为高电平时，计数器才能工作。所以，当复位信号无效，使能信号有效时，计数器在输入时钟的驱动下，进行计数操作。 b 接口说明 输入引脚 外部时钟输入端口， 1 位宽度。输入引脚 复位信号输入端口， 1 位宽度。输入引脚 外部使能信号输入端口， 1 位宽度。输出引脚： 0为计数器的输出端口， 3 位宽度。本计数器是模 8 计数器，异步复位。 c 时序说明本模块要求满足的时序条件如图 3 图 3馈时钟计数器模块时序 当 号有效时，计数器的寄存器清零。由于是异步复位，所以复位信号的优先级最高。当 效时，计数器开始计数操作。当没有复位信号，z 定检测电路分析实现 10 号有效时，计数器完成的是模 8 计数。 或比较模块 a 功能 本模块完成的功能是实现对两个计数器的输出结果进行比较。什么时候进行比较，取决于对参考 钟的计数器的输出，当参考时钟的计数器的输出为 7 时，即参考时钟已经完成 8 个脉冲的计数，此时在看对 行计数的计数器的值是否为 7，若是，比较结果为高电平 ，否则输出为低电平。本模块的驱动是靠 驱动的。当输出为高时表明锁相环达到了锁定。 b 接口说明 本模块有三个输入，一个输出。其中输入信号 别是计数器 输出。 复位信号的输入，采用的是异步复位，当其为低电平时有效，输出和内部寄存器复位。本模块完成的比较不是任何时候都在比较 是当 7 时，才进行比较。 c 时序说明本模块的时序图要满足的要求如图 3 下图是当输入的时钟的频率、相位不同时，计数器的计数结果不同，检测输出结果将会是输出低 电平，表示锁相环没有达到锁定。 图 3锁定时的时序 图 3当输入时钟的频率和相位相同时，计数器的计数结果相同，检测输出的结果是输出高电平，表示锁相环达到了锁定。 图 3定时的时序 z 定检测电路分析实现 11 证与测试 设计验证： 锁相环锁定检测电路的实现，采用两个计数器来对两个输入信号进行计数操作，以便比较在相同的时间内，两个计数器对两个输入时钟的计数值是否相等。这种方法是可行的，当两个计数器的值在任何时刻都相同时表明两个输入 时钟的频率和相位相同，锁相环达到锁定状态，否则锁相环没有达到锁定状态。 物理验证： 实现三位的计数器，由于计数器的计数频率很高，所以不能采用一般的现成的计数器，而要用晶体管搭建一个计数器。对同或比较电路也是如此。 完成本课题采用了三个模块来实现，其中两个是计数器模块，一个是同或比较模块。对本设计方案设计的电路的测试，要分为四步来进行。 第一步，对参考时钟的计数器进行测试，主要测试的是复位信号有效时，计数器的内部寄存器是否清零。对使能信号进行测试，测试当使能信号无效时，计数器是否保持原有的计数值。