数字钟的设计与制作报告.doc

数字电子技术课程设计报告拔河游戏机设计与制作设计要求：拔河游戏机需用15个(或9个)发光二极管排列成一行，开机后只有中间一个发亮，以此作为拔河的中心线，游戏双方各持一个按键，迅速地、不断地按动产生脉冲，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端二极管发亮，这一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才使亮点恢复到中心线。设计人：魏卉 学号：1881090124 专业：计算机班级：09 班成绩： 评阅人： 安徽科技学院理学院拔河游戏机的设计与制作拔河游戏机需用15个(或9个)发光二极管排列成一行，开机后只有中间一个发亮，以此作为拔河的中心线，游戏双方各持一个按键，迅速地、不断地按动产生脉冲，谁按得快，亮点向谁方向移动，每按一次，亮点移动一次。移到任一方终端二极管发亮，这一方就得胜，此时双方按键均无作用，输出保持，只有经复位后才使亮点恢复到中心线。一、设计要求（一）设计指标 （1）初始15个或9个发光二极管排列成一行，开机后只有中间一个点亮；（2）游戏双方各持有一个按键，按键按动一次，亮点有可能移动一次；（3）亮点移动的方向与按键快的一方一致；（4）当任一方终端二极管点亮时，这一方就得胜，再按键电路输出不变；（5）按复位后，回到初始状态（二）设计要求1、画出电路原理图（或仿真电路图）；2、元器件及参数选择；3、电路仿真与调试；（三）制作要求 自行装配和调试，并能发现问题和解决问题。（四）编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。二、原理框图1拔河游戏机的构成本次拔河游戏机的主要设计思路是让电平指示灯由中点向速度快的一方延伸，而阻止向速度慢的一方延伸。可以设想用可预置的加/减计数器作主要器件，用计数器的输出状态通过译码器控制电平指示灯的显示状态。如当计数器进行加法计数时，发亮的电平指示灯向右方延伸，相反，进行减法计数时，发亮的电平指示灯向相反方向移动。当移动到一方的终点时就把电路锁定，此时双方按键均无作用，只有按了复位按键双方才能继续下一局的比赛，计数器就记录双方的获胜的次数，数码管显示胜者赢的盘数。图1 拔河游戏机总体结构图2编码电路编码器有二个输入端，四个输出端，要进行加 / 减计数，因此选用CC40193双时钟十进制同步加 / 减计数器来完成。其电路及连接方式如下：3整形电路用74LS00和74LS08代替CC4011和CC4081,其实现功能一样。由与门74LS08和与非门74LS00构成整形电路。起初，由两片74LS00构成一RS触发器，它有两个输入端R、S和两个输出端Q、Q。当R=1、S=0时，则Q=0,Q=1,触发器置1。当R=0、S=1时，则Q=1,Q=0,触发器置0，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的稳定状态。S=0,R=1使触发器置1，或称置位。因置位的决定条件是S=0,故称S 端为置1端。R=0,S=1时，使触发器置0，或称复位。同理，称R端为置0端或复位端。经RS触发器后再经与门和非门，以达到整形的目的。因74LS193是可逆计数器，控制加减的CP脉冲分别加至5脚和4脚，此时当电路要求进行加法计数时，减法输入端CPD必须接高电平；进行减法计数时，加法输入端CPU也必须接高电平，若直接由A、B键产生的脉冲加到5脚或4脚，就有很多时机在进行计数输入时另一计数输入端为低电平，使计数器不能计数，双方按键均失去作用，拔河比赛不能正常进行。加一整形电路，使原先加的脉冲经整形后变为一个占空比很大的脉冲，这就减少了进行某一计数时另一计数输入为低电平的可能性，从而使每按一次键CPD都有可能进行有效的计数。4译码电路由4线16线译码器CC4514构成。译码器的输出Y0Y15中选15个接电平指示灯，电平指示灯的负端接地，而正端接译码器；这样，当输出为高电平时电平指示灯点亮。比赛准备，译码器输入为0000，Y0输出为1，中心处指示灯首先点亮，当编码器进行加法计数时，亮点向右移，进行减法计数时，亮点向左移。电路图如下图所示： 5控制电路为指示出谁胜谁负，需用一个控制电路。当亮点移到任何一方的终端时，判该方为胜，此时双方的按键均宣告无效。此电路可用异或门CC4030和非门CC4011 来实现。将双方终端二极管的正极接至异或门的两个输入端，当获胜一方为“1”，而另一方则为“0”，异或门输出为“1”，经非门产生低电平“0”，再送到CC40193计数器的置数端PE，于是计数器停止计数，处于预置状态，由于计数器数据端A、B、C、D 和输出端Q0、Q1、Q2、Q3对应相连，输入也就是输出，从而使计数器对输入脉冲不起作用。其电路图如下所示： 6胜负显示将双方终端二极管正极经非门后的输出分别接到二个CC4518 计数器的EN 端，CC4518的两组4位BCD码分别接到实验装置的两组译码显示器的A、B、C、D插口处。当一方取胜时，该方终端二极管发亮，产生一个上升沿，使相应的计数器进行加一计数，于是就得到了双方取胜次数的显示，若一位数不够，则进行二位数的级联。其电路图如下图所示： 7复位 为能进行多次比赛而需要进行复位操作，使亮点返回中心点，可用一个开关控制CC40193的清零端R即可。胜负显示器的复位也应用一个开关来控制胜负计数器CC4518的清零端R，使其重新计数。四、元器件芯片数量(片)74LS192(同步二进制可逆计数器)174LS138(3线8线译码器)274LS00（四2输入与非门）274LS08(四2输入与门)174LS86(四2输入异或门)174LS90(十进制计数器)2数码管：两个LED发光二极管：九个逻辑电平开关若干电源导线若干五、各芯片原理及所构电路介绍（一） 74LS192芯片构成计数器 74LS192是双时钟方式的十进制可逆计数器。下面是74ls192引脚图,74ls192功能 （1）各引脚的功能：CPU为加计数时钟输入端，CPD为减计数时钟输入端。为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO非为进位输出：1001状态后负脉冲输出。BO非为借位输出：0000状态后负脉冲输出。 （2）引脚图（3）功能表清零预置时钟预置数据输入输出RDCPUCPDABCDQAQBQCQDHLLLLLLABCDABCDLHH加计数LHH减计数表1 74LS192的功能表（二） 74LS138芯片级联构成译码器实验过程中，故选用两片74LS138级联的方式代替一片CC4514，其功能相同。由两片3线8线译码器74LS138构成4线16线译码器。138是低电平有效的芯片，从译码器的输出Y0Y15中选9个输出，这样，当译码器输出为低电平时，灯泡的输入为低电平故中心二极管熄灭，其他二极管点亮。比赛准备，译码器输入为0000，Y0输出为0，中心处指示灯首先熄灭，当编码器进行加法计数时，该点向右移，进行减法计数时，点向左移。若在译码器的输出再接一个74LS32非门，则当译码器输出为低电平时，发光二极管的输入为高电平。译码器输入为0000，Y0输出为1，中心的二极管点亮。（1）引脚图（2）功能表表2 74LS138功能表(3)级联方式图2两片74LS138级联成4-16线译码器（三）74LS00、74LS08芯片构成与非门和与门(1)74LS00 是常用的2输入四与非门集成电路逻辑图及引脚图功能表A B Z 0 010 111 011 10表3 74LS00功能表（2） 74LS08构成与门引脚图功能表输入输入输出ABY000010100111 74LS08功能表（四）74LS90计数器连接实物图时，用74LS90代替CC4418构成显示电路计数器。（1）引脚图（2）功能表表5 74LS90功能表（五）74LS86构成异或门74LS86是常用的 TTL 2输入端四异或门，实验连接时，使用74LS86代替CC4030，构成控制电路。（1） 引脚图及功能表六、总接线元件布局简图仿真及使用原理 可以实现按动A、B两个按键时，分别产生两个脉冲信号，经整形后分别加到可逆计数器74LS192上，可逆计数器输出的代码经译码器译码后驱动电平指示灯熄灭并产生位移，当熄灭的点移到任何一方终端后，由于控制电路的作用，使这一状态被锁定，双方按键产生的输入脉冲不起作用。如按动复位键C，该点又回到中点位置，再次按C键则比赛又可重新开始。七、芯片连接总图因仿真与实际元件上的差异，所以在原有的简图的基础上，又按实际布局画了这张按实际芯片布局的接线图，如上图（略）。八、总结1 实验过程中遇到的问题及解决方法连接实物图时，由于使用的是两个74LS138级联的方式组成译码器，且74LS138为低电平有效，故当打开电源，并对各个芯片复位请清零时，处于中点位置的发光二极管熄灭，其他二极管均点亮。所以本次实验观察的时熄灭的而二极管的移动方向。实验过程中，由于线路的接触不良、芯片损坏及认为接触错误等会造成实验结果不正确。2 设计体会1.将大问题分解成小问题，逐个击破是解决问题的有效方法。但需注意最后还要将分块后各个模块的解决方案有机的结合起来组成最终的方案。2.实际的问题并不总是和理论上分析的情况一样。实际中往往是许多问题集于一体，并不容