机械毕业设计59频率合成器的设计

陕西理工学院毕业论文（设计） 第 1 页 共 61 页 引 言 现场可编程门阵列 (FPGA)的出现是超大规模集成电路 (VLSI)技术和计算机辅助设计 (CAD)技术发展的结果。 FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它允许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以大大缩短系统的研制周期，减少资金投入。另外，采用 FPGA器件可以将原来的电路板级的产品升级为芯片级的产品，降低了功耗，提高了可靠性。同时还可以很方便地对设计进行在线修改。 FPGA器件成为研制开发的理想器件，特别适合于 产品的样机开发和小批量生产，因此 FPGA也被称为可编程的 ASIC. 近年来 FPGA市场发展十分迅速，各大 FPGA公司不断推出新的产品，从数千门级到百万门级，从主要满足较简单数字系统设计的器件到内嵌微处理器的器件，设计者的选择越来越多，开发软件的功能也越来越强大。目前 FPGA器件广泛应用于通信、自动控制、信息处理等领域，熟练掌握 FPGA的设计方法已经成为一名电子设计技术人员的基本要求。 我现在毕业设计的题目正是基于 FPGA的直接频率合成器 DDS的设计， EDA实践和应用能力是高等教育的重要特色，这 正是 对我基础知 识的考验。尽管 EDA技术 (这里主要是指可编程逻辑器件的开发和应用技术 )和 VHDL语言的在我们学习中已经有所掌握，但自己的动手设计能力还是很差 ,实践环节还是很薄弱 . 在本次毕业设计中我重点放在对程序的设计和时序电路的调试上面 .学会了用 EDA软件去分析数字电路 .我完成了基于 FPGA的数字化 DDS系统的软件仿真和时序仿真，内容涉及 AD/ DA转换 .直接数字频率合成技术 ,提出了一种数字化实现 DDS的新方法 .是一个内容比较全面的 FPGA的应用系统，希望能以此次设计为契机提高我的 EDA综合设计能力。 陕西理工学院毕业论文（设计） 第 2 页 共 61 页 1.绪论 1.1 频率合成器的 研究背景及意义 1971年，美国学者 J.Tierney等人撰写的“ A Digital Frequency Synthesizer”一文首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新集成原理。限于当时的技术和器件产量，它的性能指标尚不能与已有的技术相比，故未受到重视。近 10年间，随着微电子技术的迅速发展，直接数字频率合成器（ Direct Digital Frequency Synthesis简称 DDS或 DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频 率合成技术中的佼佼者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。 DDS的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、规模大、可编程，以及有强大 EDA 软件支持等特性，十分适合实现 DDS 技术。 Altera 是著名的 PLD 生产厂商，多年来一直占据着行业领先的地位。 Altera 的 PLD 具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的 IP 核、宏功能外它还 提供了功能全面的开发工具和丰富的IP核、宏功能库等，因此 Altera的产品获得了广泛的应用。 Altera的产品有多个系列，按照推出的先后顺序依次为 Classic 系列、 MAX（ Multiple Array Matrix）系列、 FLEX（ Flexible Logic Element Matrix）系列、 APEX（ Advanced Logic Element Matrix）系列、 ACEX系列等。 DDS的研究方法主要是基于 EDA技术的发展。 进入信息化社会对微电子信息技术和微电子 VLSI基础技术将不断提出更高的发展 要求，微电子技术仍将继续是 21 世纪若干年代中最为重要的和最有活力的高科技领域之一。而集成电路 (IC)技术在微电子领域占有重要的地位。伴随 IC 技术的发展，电子设计自动化 (Electronic Design Automation EDA)已经逐渐成为重要设计手段，其广泛用于模拟与数字电路系统等许多领域。， 直接数字频率合成技术 (Direct Digital FrequencySynthesis即 DDFS，一般简称 DDS)是从相位直接合成所需波形的一种新的频率合成技术。近年来， DDS技术和器件水平的不断发展，使 得 DDS合成技术也得到了飞速的发展。目前，该技术在相对带宽、频率转换时间、相位连续性、正交输出、高分辨力以及集成化等一系列性能指标已远远超过了传统的频率合成技术所能达到的水平，从而完成了频率合成技术的又一次飞跃，同时也已成为目前运用最广泛的频率合成技术。随着这种频率合成技术的发展，现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。 陕西理工学院毕业论文（设计） 第 3 页 共 61 页 频率控制字 累加器 相位寄储器 加法器 正（余）弦查找表 DAC LP F 相 位 控制字 时钟源 f 1.2 频率合成技术的发展现状及趋势 随着电子技术的发展，很多应用领域对信号频率的稳定性要求越来越高，而且不仅需要单一的固定频率，还需要多 点频率。如短波通信接收机要求在 2-30MHz的范围内提供以 100Hz为间隔的 280000个通信频道。为了解决既要频率稳定准确 .又要频率能在很大范围内变化的问题，于是产生了频率合成技术。 频率合成技术是在实际应用中产生，又是在实践中不断提高的。频率合成技术始于 20世纪 30年代，最初采用多个频率源通过混频的办法产生更多的频率，由于需要过多的三极管，因而逐渐被淘汰，最后形成目前使用的由一个晶体振荡器产生标准频率再合成多个频率点的频率合成技术。这种频率合成技术是通过多级倍频和分频，运用混频器产生所需的各种频率点，可 称为直接频率合成。到了 60-70年代，由于数字集成电路技术的迅速发展，出现了第二代频率合成 锁相环法频率合成。它的电路由鉴相器 （ PD） ，低通滤波器 （ LF） ，和压控振荡器 (VCO)， 和分频器 组成，如图 1.1 rf0f图 1.1 锁相 环法频率合成器 1971年，美国学者 JTierney,CM Rader和 B.Gold提出了以全数字技术从相位概念出发，直接合成所需波形的一种新的频率合成原理，形成了第三代频率合成方案 直接数字频率合成 (DDS)。限于当时的技术和器件水平，它的性能指标尚不能与己有的技术相比，故未受到重视。近年来，随着数字技术的发展以及器件制作工艺水平的提高， DDS得到了飞速的发展，它在工作频率范围、频率转换速度、频率分辩力、相位连续性、正交输出以及易集成化方面的性能都超越了传统的频率合成器所能达到的水平，使频率合成 技术大大地前进了一步。图 1.2是频率器的组成框图。 输入 F M PD LF VCO N 陕西理工学院毕业论文（设计） 第 4 页 共 61 页 图 1.2 直接数字颜率合成（ DDS） DDS的全数字结构也给它带来了两个缺点，一个是输出杂散较大，另一个是输出带宽受到限制。DDS有三个杂散源：相位截断，幅度量化和 D/A转化的非理想特征。 DDS输出带宽受限是由于数字器件的工作频率不能很高以及 DDS本质上是一个分频器引起的。为了克服 DDS输出杂散大的缺点，国外学者对 DDS输出频谱特性进行大量研究， Henry T.Nicholas和 Henry Samueli等人用误信号分析相位截断误差，他们建立了相位截断误差的数学模型，利用数论对相位截断误差的谱线位置和功率进行了较为精确的研究。还有一种波形分析法，它根据 DDS中相位累加器的周期性以及实际 DDS结构，得到DDS输出波形的数学描述，然后对得到的波形进行傅立叶级数分析，波形分析法简单，直接，计算量大，但借助于计算机和 FFT技术，这一分析方法还是相当有效的。 在分析 DDS输出频谱特性的基础上，提出了一些降低杂散频率的方法。归纳起来有三种。 第一种方法是优化设计波形 ROM和相位累加器，为了降低相位截断误差，需要增加波形 ROM的地址线位数，但地址线位数增加一位， ROM的容量就要增加一倍，因此一味增加地址线位数是不切实际的，可以通过压缩存储数据来有效增大 ROM数据寻址位。最简单而直接的方法是只保存正弦波 0， pi/2区间的数据。然后利用对称性来恢复其他对象的数值，这样一来可得到 4： 1的数据压缩比。对 1/4周期正弦波数据的进一步压缩最早是利用三角函数的恒等变换，将一个 大容量的 ROM分成几个小容量的 ROM数据并配合运算电路来实现对要求正弦数值的近似。这些运算包括正弦相差算法，由Sunderland提出的粗，细 ROM结构以及其修改形式，其最高压缩比为 59： 1。另一种是基于数字优化的方法，可以根据实际参数优化计算出粗，细 ROM的容量及数据位数。其数据压缩比可达到 128： 1。这种方法已经在 DDS器件 AD9955中得到了应用。还有泰勒技术近似法，泰勒级数近似是对正弦函数在某一点进行泰勒级数展开，取其前三项分别赋予不同的权值后存于三个 ROM中，最后由运算电路进行合成，这种方法得到 64： 1的压缩比，已应用与 QUALCOMM公司的 Q2334中。 第二种方法是用随机抖动法提高无杂散动态范围，由于 DDS的周期性，输出杂散频谱往往表现为离散谱线，随机抖动技术使离散谱线均匀变化，从而提高输出频谱的无杂散动态范围。 第三种方法是以过采样的 方法降低带内的误差功率，当量化噪声为白噪声时其功率是均匀分布的如果提高采样频率，则在原先频带内的噪声功率将降低，通过低通滤波器后，带外噪声被滤波器虑除。 为了提高 DDS输出的频率，一方面 一些半导体公司利用目前最先进的半导体技术不断提高 DDS芯片本身的工作频率 ，另一方面很多学者和单位把 DDS技术和其他方法组合起来以扩展输出频率，例如： DDS+PLL组合式频率合成器就是一种扩展 DDS频率的有效方法，它兼顾了 DDS和 PLL两者的优点。 DDS是一项充满生命力的技术，其发展速度和应用范围之广是惊人的，从七十年代到今天，西方国家从未间断过对 DDS技术及应用的研究，一批批成功的 DDS芯片和 DDS应用产品正在逐步获得国际市场的青睐。我国对 DDS的研究刚刚起步，存在大量的艰巨的工作要做，如：精确分析 DDS的杂散频谱特性，研究 DDS杂散功率降低方法以及扩展 DDS的输出带宽，以发 挥其功率分辨率高，频率转换速度快。相位噪声低和全数字化等优点。使 DDS早日用于雷达，通信和仪器仪表等电子系统。 陕西理工学院毕业论文（设计） 第 5 页 共 61 页 1.3 本课题的研究主要内容 本次设计是利用可编程逻辑器件 FPGA完成一个数字频率合成器（ DDS）系统的设计，实现频率合成技术。提出了一种有别于传统频率合成器的设计方案，该方案首先利用 频率控制字 M和相位控制字分别控制 DDS输出正（余）弦波的频率和相位。 DDS系统的核心是相位累加器，它由一个累加器和一个 N位相位寄存器组成。每来一个时钟脉冲，相位累加器以步长 M增加。相位寄存器的输出与相位控制字相加，其 结果作为正（余）弦查表的地址。图中正（余）弦查表由 存储器（ ROM） 构成，内部存有一个完整周期正弦波的数字幅度信息，每个查找表的地址对应正弦波中 0 2 的范围的一个相位点。查找表把输入的地址信息映射成正余弦波幅度信号，同时输出到数模转化器（ DAC）的输入端， DAC输出的模拟信号经过低通滤波器（ LPF），可得到一个频谱纯净的正（余）弦波。 另外，本次设计使用 Altera公司的 FPGA器件，利用其内嵌阵列块 (EAB)实现 ROM的功能。由于 FPGA中的ROM一般容量较 小，因此在实用中，没有将一个完整周期的正弦波的幅度码全部存入 ROM，而是利用正弦信号的对称性，只存储了 128个周期。为了获得一个完整的周期，提出了新的算法并由 VHDL语言实现。 设计使用的 FPGA开发软件是 MAX+PLUSII， MAX+PLUSII是 Altera公司提供的集成开发环境，界面友好，使用便捷，被业界誉为最易用易学的 EDA软件。设计中 使用 MAX+PLUSII仿真软件 ，完成了原理仿真和时序仿真。 陕西理工学院毕业论文（设计） 第 6 页 共 61 页 2.频率合成技术概述 8 频率合成器是将一个高确精度和高稳定度的标准参考频率，经过混频，倍频与分频等对他进行加，减，乘，除的四则运算，最终产生大量的具有同样精确度和高稳定度的频率元源，现代电子技术中常常要求高精度和高稳定度的频率，一般都用晶体振荡器。但是，晶体振荡器的频率是单一的，只能在极小的范围内微调。然而，许多无线电设备都要求在一个很宽的频率范围内提供很大量的频点。例如短波 SSB通信机，要求在 2 30MHZ范围内，提供以 100HZ为间隔的 28万个频率点，每个频率点都要求具有与晶体振荡器相同的频率准确度和稳定度，这就需要采用频率合成技术。 2.1 频率合成技术的主要分类 常用的频率合成技术有三种 : 直接模拟合成法、锁相环合成法和直接数字合成法。 2.1.1 直接频率合成 直接频率合成理论大约在 20世纪 30年代中期开始形成，当时是利用单个或多个不同频率的晶体振荡器作为基准信号源，经过倍频、分频、混频等途径直接产生许多离散频率的输出信号，这就是最早应用的频率合成器，称之为直接式频率合成器。采用单个或多个不同频率的晶体振荡器作为基准信号源， 经过具有加减乘除四则运算功能的混频器、倍频器、分频器和具有选频功能的滤波器的不同组合来实现频率合成。利用不同组合的四则运算，即可产生大量的、频率间隔较小的离散频率系列。根据参考频率源的数目和四则运算电路组合的不同，直接式频率合成器有着许多不同的形式。如可由较多晶体振荡器或频率源同时提供基准频率，或仅由一个或少数几个晶体振荡器提供基准频率。图 2.1所示为后一种合成方式的最基本组成，称为直接式频率合成的基本单元。图中仅用一个石英晶体振荡器提供基准频率。 M表示倍频器的倍频次数， N表示分频器的分频次数。频率相加器是 由混频器和带通滤波器构成的，用以输出混频后的和频分量。当输入基准频率为 rf 时，合成器的输出频率0f将为、3 1203 1 2()rM MMffN N N 式中 22MN 分频比的余数，代表该频率最低位，其值应为一简单的整数比。可见，尽管合成器仅输入一个参考频率 f，但只需改变各倍频次数和分频器的分频数，即可获得一系列的离散频率。 显然，如果要达到更高的分辨力，就必须将rf继续分解即：3 1 1 2 203 1 1 2 2( ( ) ) rM M M M MffN N N N N 在电路上与之对应，就是上述的基本合成单元多增加一级。 所以分频比位数越多，分辨力越高，但基本单元的级数也越多，电路也就越复杂。图 2.1即直接频率合成器的基本单元 . 陕西理工学院毕业论文（设计） 第 7 页 共 61 页 2Mrf图 2.1 直接频率合成器基本单元 直接频率合成能实现快速频率变换，几乎任意高的频率 分辨率，低相位躁声以及很高的输出频率。优点是频率转换时间短，能产生任意小的频率增量 (即频率间隔 )。缺点是频率范围有限，离散频率数不能太多，此外由于采用了大量的倍频器、分频器，特别是混频器，使输出信号中的寄生频率成分和相位噪声显著加大，而过多的滤波器又使设备变得庞大。而且所需更多的硬设备，体积大，造价高。所以随着集成技术和数字技术的发展，直接式频率合成器的发展受到了限制， 目前已基本不被采用。 2.1.2 锁相频率合成 8 相位反馈理论和锁相技术应用于频率合成领域，产生了间接式频率合成器。所谓间接式是指合成器 的输出信号不是直接从参考源经过变换而得，而是由锁相环的压控振荡器间接产生所需要的频率输出，所以，间接式频率合成器又称为锁相频率合成器。它是基于锁相环路的同步原理，从一个高准确度、高稳定度的参考晶体振荡器综合出大量离散频率的一种技术。锁相频率合成器由基准频率产生器和锁相环路两部分构成。基准频率产生器为合成电路提供一个或几个高稳准的参考频率，锁相环路则利用其良好的窄带跟踪特性，使频率准确地锁定在参考频率或其某次谐波上，并使被锁定的频率具有与参考频率一致的频率稳定度和较高的频谱纯度。由于锁相环路具有良好的窄带滤波特性，故其输出信号质量较直接式频率合成器得到明显的改善。锁相技术在频率合成中的成功应用，使频率合成技术获得突破性进展。锁相频率合成器的结构简单、输出频率成分的频谱纯度高，而且易于得到大量的离散频率等优点引起了人们的极大关注，为频率合成器的广泛应用打下了基础。 在锁相频率合成器中，输出频率系列是由压控振荡器 (VCO)产生的。该频率在环路的鉴相器中，不断地与来自石英晶体振荡器的基准频率进行相位比较，并通过比较后产生的误差信号对振荡频率进行校准，使输出频率系列中的任一频率均具有与基准频率相同的频率稳定度。由于鉴相 器要求进行相位比较的两输入频率在数值上相等，由此形成了多种锁相频率合成的方法，其中主要有 : 1) 脉冲控制锁相法 倍频 2M + 倍频 3M 分频 3M 分频 1M 倍频 1M 分频 2N 陕西理工学院毕业论文（设计） 第 8 页 共 61 页 鉴相器 低通滤波器 VCO 程序分频器 /N 频道选择 2) 数字锁相合成法 数字锁相环频率合成器，是目前应用最广泛的一种频率合成器。它与脉冲控制锁相频率合成器的区别仅在于锁相环路中采用除法器 (分频器 )来改变输入鉴相器的 VCO频率，而不是采用改变基准振荡器频率的方法。图 2.2所示为数字鉴相器 rf0f图 2.2 锁相频率合成器的原理 由图可见，压控振荡器的输出信号在与参考信号进行相位比较之前，先进行了 N次分频。这样，当环路锁定时，输出频率与参考频率的关系为0 rf Nf即输出频率为参考频率的整数倍。因此，当采用频率选择开关改变分频比 N时，压控振荡器将输出以rf为频率间隔的离散频率系列。可见，采用数字锁相频率合 成法，只需正确选择分频器的分频数和合适的参考频率，即能获得符合指标要求的离散频率系列。 2.1.3 直接数字频率合成 数字技术的飞速发展，使频率合成技术也跃上了一个新的台阶。 1971年，美国学者 J Tiemcy, CM Rader和 B.Gold提出了以全数字技术从相位概念出发，直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与己有的技术相比，故未受到重视。近年来，随着数字技术的发展以及器件制作工艺水平的提高，直接数字式频率合成 (DDS)得到了飞速的发展，它在工作频率范 围、频率转换速度、频率分辩力、相位连续性、正交输出以及易集成化方面的性能都超越了传统的频率合成器所能达到的水平。使频率合成技术大大地前进了一步。 DDS 技术具有频率切换时间短（ 30时，存储量将超过 5GB，实际电路难以实现。所 以，在码序列较短的情况下，使用查找表法比较方便。此方法的计算速度与存储器的寻址时间有关，选用的高速器件，可达到较高的计算速度。 （ 4） D/A转化与低通滤波器 主要把数字信号转化为模拟信号。 D/A转换器 (DAC)和低通滤波器的作用是将幅度码转变成模拟信号。由于 DAC输出为阶梯波，需通过低通滤波器取出其低频成分 (即 DDS输出 )。 DAC的输入信号来自ROM的数据输出和幅度求补器的输出位。由前述可知，为节省 ROM的容量，我们只是存储了 O-2 相位的幅度信息，通过相位求补， 获得 0-A的幅度码，通过幅度求补获得 0-2 的幅度码，但 ROM的 输 出和幅度求补的输出位并不能保证同时加至 DAC的输入端，为此，在 DAC数据输入之前通过寄存器使数据稳定后再加至 DA转换器。 对于计数容量为 N2 的相位累加器 , 每经过 2NM 个时钟周期回到初始状态 , 相应的正 (余 )弦查找表 ROM 也经过一个循环回到初始位置 ,DDS 输出一个完整的正 (余 )弦波 . DDS 系统输出信 号的频率为0f= cf 2M , 频率分辨率为 f = 0minf= 2cf 4.3 各个模块的 VHDL 程序段 4.3.1 32 位加法器的 VHDL 语言程序设计 该模块的功能是使相位累加，把 32位累加器中的反馈内容送到输入端口和 FWORD的值相加的然后再存入 32位寄存器中，同时把 31到 22这 10位数据送入 10位加法器中，这一模块的主要功能是提高DDS的分辨率。 相位累加器，他的作用是在读取数字相位圆周上的各点时可以每隔 M个点读取一个数值，这样DAC输出的正弦波就等于“基频“nclkf 2“的 M倍。通常 n取值在 24-32之间，相位分辨率至少为167772161 ，相当于 2.1646 510 度。相位增量值可以预置，通过相位累加器，选取 ROM的容量，假定用 16位，最大相位不连续相当于 96DB，若 DAC的位数为 N位，则 ROM的字长也为 N。 程序见附录 1经过编译后生成的模块如图 4.3 由时序仿真可以清晰地看出加法器正常工作 s的值等于 a和 B相加的时序仿真图见图 4.4 陕西理工学院毕业论文（设计） 第 31 页 共 61 页 图 4.3 32位相位累加器模块 图 4.4 时序仿真 4.3.2 32 位寄存器的 VHDL 语言程序设计 该模块主要作用是在时钟作用下把数据暂存在里面。然后送入输出端口。 程序见附录 1中 32位相位累加器设计生成的模块如图 4.5 ，时序波形仿真如图 4.6分析可以看到寄存器正常工作他的作用也一目了然。 图 4.5 32位寄存器模块 图 4.6 32位寄存器时序仿真 4.3.3 十位加法器 十位加法器把从 32位累加器中输出的 31到 22位值和 PWORD相加后的值作为地址送入 10位累加器中， 主要功能就是实现两数据相加。 生成模块如图 4.7 他的时序仿真和 32位加法器类似。在这里不作分析。 陕西理工学院毕业论文（设计） 第 32 页 共 61 页 图 4.7 10位加法器模块 4.3.4 10 位寄存器的 VHDL 语言程序设计 主要功能就是存放地址的值。然后把地址送入查找表中。 起到缓存作用，提高系统的稳定性。具体模块如图 4.8时序仿真图形和 32位寄存器 图 4.8 10位累加器模块 4.3.5 正弦查找表的 VHDL 语言程序设计 正弦查找表单元是 DDS设计的核心部分。 ROM 可有三种方式来实现 ,其一外界普通 ROM 如用单片机来完成 ;其二 ,由逻辑方式在 FPGA/CPLD 中来实现 ;其三 ,用 Alter 公司的含于 EAB 器件中的兆功能模块 LPM-ROM 来实现。第一种方法 ,容量最大 ,但速度最慢 ,而且编程比较麻烦 ,第二种方法 ,速度最快 ,但容量非常小 ,第三种方法则兼顾了二者的优点 ,而克服了其缺点。因此 ,我们选用 LPM-ROM。 编程的时候对 LPM_ROM的参数设置如下 lpm_rom_component : lpm_rom GENERIC MAP ( LPM_WIDTH = 10, LPM_WIDTHAD = 10, LPM_ADDRESS_CONTROL = REGISTERED, LPM_OUTDATA = UNREGISTERED, LPM_FILE = C:/max2work/yanghw001/sin_romdata.mif ) 设计时首先用对正弦函数采样得到一系列的采样值。然后再把这些值输入 的文 本语言下生成一个 .mif的文件，然后调用宏模块 LPM sin_rom当中自动生成 Sin_rom.vhd的文件用语言编写的采样函数为 （ 1） Matlab程序 Clear all; 陕西理工学院毕业论文（设计） 第 33 页 共 61 页 T=2*pi/1024; T=0:t:2*pi; Y=512+512*sin(t); Fix(y) 这样就可以产生个 正弦波的幅度离散 数据 ， 然后在 MAX+PLUSII中生成一个 .mif格式的文件如下： （ 2） .mif 文件的生成 把数据写在 MAX+PLUSII 文本编辑里然后存为 .mif 格式的文件。即可。设功能呈的 .mif 文件如下： WIDTH = 10; DEPTH = 1024; ADDRESS_RADIX = DEC; DATA_RADIX = DEC; CONTENT BEGIN 0 : 511; 1 : 514; 2 : 517; 3 : 520; 4 : 524; 5 : 527; 6 : 530; 7 : 533; 8 : 536; 9 : 539; 10 : 542; 11 : 545; 12 : 549; 13 : 552; 14 : 555; 15 : 558; 16 : 561; 17 : 564; 18 : 567; 19 : 570; 20 : 574; 21 : 577; 22 : 580; 23 : 583; 24 : 586; 25 : 589; 26 : 592; 27 : 595; 28 : 598; 29 : 602; 30 : 605; 31 : 608; 32 : 611; . . . . 1011 : 470; 1012 : 473; 1013 : 477; 1014 : 480; 1015 : 483; 1016 : 486; 1017 : 489; 1018 : 492; 1019 : 495; 1020 : 498; 1021 : 502; 1022 : 505; 1023 : 508; END; （ 3） 调用 Plm 宏模块生成 sin_rom.vhd 文件为 在文件里先打开 megawizard plug_in manager出现如图 4.9的对话框 图 4.9 兆模块的产生步骤 1 然后单击下一步出现如图 4.10对话框选择 storage文件下的 LPM_ROM模块同时选中 .VHDL在 OUTPUT中输入 sin.vhd 陕西理工学院毕业论文（设计） 第 34 页 共 61 页 图 4.10 兆模块的产生步骤 2 然后点击下一步出现 4.11对话框在对话框中选择参数输入和输出都选择 10端口。和 10位寄存器的输出数据刚好匹配。 图 4.11 兆模块的产生步骤 3 然后再单击下一步出现 4.12框图把 file name 中打开保存的 .mif文件 陕西理工学院毕业论文（设计） 第 35 页 共 61 页 图 4.12 兆模块的产生步骤 4 然后再单击下一步出现 4.13的框图单击 finish就完成 LPM_ROM模块的建立 图 4.13 兆模块的产生步骤 5 生成的正弦查找表模块的程序见附录 A中 ,对该程序进行编译后得到正弦查找表模块如图 4.14 图 4.14 正弦查找表模块 对该模块进行时序仿真得到如图 4.15时序图从图中可以看出给一个地址就得到一个和地址对应得二进制数据 。证明正弦查找表正常工作。 图 4.15 正弦查找表单元仿真时序 陕西理工学院毕业论文（设计） 第 36 页 共 61 页 4.4 各个模块的连接 各个模块的连接就是用 VHDL语言把各个模块连接起来。具体的顶层模块的 VHDL语言见附录 A。也可以在 MAX+PLUSII中打开图形编辑窗口把各个功能的模块按照顶层模块的设计连接起来。具体连接框图如下图 4.16 图 4.16 各个模块的连 接图 4.4.1 完成 vhdl 的程序调试后生成的总模块 对经过图形编译后的原理图在创建元件就得到了只有输入，时钟和输出的系统宗模块，该模块也为将来下载做准备。生成的总模块如下图 4.17 陕西理工学院毕业论文（设计） 第 37 页 共 61 页 图 4.17 系统总模块 .4.2 总体时序仿真图 对总模块进行时序波形仿真后从图 4.18输出端 fout输出的数据就可以看见输出的就是一个标准的正弦波形。从 511开始到 1024最后回到 511波形如图 4.19 图 4.18 系统总的输出波形 图 4.19 输出的正弦波 陕西理工学院毕业论文（设计） 第 38 页 共 61 页 4.4.3 创建 表格 文件 DDS电路的 MAX+PLUSC 波形仿真结果。实际上，从 MAX+PLUSII 波形仿真结果中我们很难直观地看出 DDS 输出的正（余）弦波的情况。为了便于调试设计电路。我们可以利用计算机高级语言将 MAX+PLUSII 波形仿真结果转换为波形曲线，这就需要借助于 MAX+PLUSII 的表格文件（ .tbl文件）。 MAX+PLUSII 的设计软件中的 .tbl 文件是纯文本文件，它包含了 .scf 文件或 .wdf 文件中的所有信息。 .tbl文件的生成很简单，在 MAX+PLUSII 波形方针结束后，打开 .scf 文件，然后从“ file” 菜单中选择” Create table files”选项，就可产生 .tbl文件。 .tbl文件难得基本结构可分为四大部分，其中第三和第四部分对我们来说是最关键的，我们可以从总获取方针波形数据，并利用计算机高级语言处理这些数据，将其转化为直观的波形曲线，需要注意的是，每做一次 MAX+PLUSII波形仿真，都要重新生成一 次 .tbl 文件，以更新 .tbl 文件的数据。如下面给出了 .tbl 文件的机构其中第一部分为版权说明；第二部分为输入和输出引脚说明（该部分省略）第三部分是左边是输入引脚，右面是输出引脚，对应着第四部分的值。第四部分就是产生的数据。 % MAX+plus II 10.2 Date: 05/21/2007 17:07:47 File Generated From: c:max2workyanghw001dds_vhdl.scf Copyright (C) 1988-2002 Altera Corporation % 0.0 0 FE 00000000 = 0111111111 0000000000 0111111111 0000000000 0111111111 0111111111 0000000000 0000000000 0000000000 0000000000 0000000000 5.0 1 FE 00000000 = 0111111111 0000000000 0111111111 0000000000 0111111111 0111111111 0000000000 0000000000 0000000000 0000000000 0000000000 6.8 1 FE 00000000 = 0111111111 0000000000 0111111111 0000000000 0111111111 0111111111 0000000000 0000001101 0000001101 0000001101 0000000000 10.0 0 FE 00000000 = 0111111111 0000000000 0111111111 0000000000 0111111111 0111111111 0000000000 0000001101 0000001101 0000001101 0000000000 15.0 1 FE 00000000 = 0111111111 0000000000 0111111111 0000000000 0111111111 0111111111 0000000000 0000001101 0000001101 0000001101 0000000000 16.8 1 FE 00000000 = 0111111111 0000001101 0111111111 0000001101 0111111111 0111111111 0000001101 0000011010 0000011010 0000011010 0000001101 20.0 0 FE 00000000 = 0111111111 0000001101 0111111111 0000001101 0111111111 0111111111 0000001101 0000011010 0000011010 0000011010 0000001101 % 下面一段是用 MATLAB 语言编写的程序，它首先读取 dds.tbl 文件。将输入引脚“ CLK“ =0 时的数据抽取出来并转化为十进制数，然后绘制出 DDS电路的仿真波形曲线。 clear all; fid=fopen(c:max2workyhw001dds.tbl,r); 陕西理工学院毕业论文（设计） 第 39 页 共 61 页 data=fscanf(fid,%s); fclose(fid); b=find(data=); number=length(b); j=0; for i=1:number if data(b(i)-1)=0 j=j+1; c_c(j,1)=data(b(i)+1); c_c(j,2)=data(b(i)+2); c_s(j,1)=data(b(i)+3); c_s(j,2)=data(b(i)+4); end end d_c=hex2dec(c_c);%hex d_s=hex2dec(c_s);%hex figure(1); subplot(2,1,1); plot(d_c); subplot(2,1,2); plot(d_s); 仿真图形为如图 4.20 图 4.20 在 MATLAB中的仿真结果 由上图可以清楚看见 输出是一系列的正弦波，不过部分波形失真较严重，这是因为仿真时没有 D/A转化部分和低通滤波器部分。如果加上这两个部分出来的波形就比较完美。 陕西理工学院毕业论文（设计） 第 40 页 共 61 页 5.总结和展望 在本文中，研究和设计了一个常用的直接数字频率合成器 DDS。讨论了 DDS频率合成器的优点，在传统频率合成器的基础上 本文 提出了一种新型的频率合成方案 直接数字频率合成器。并对提出的方案用 MAX+PLUSII进行了 仿真 。 DDS的实验和研究总体来说是成功的，各项指标都已达到 令人满意 的程度。 我从本课题要求出发，对这种新型 的频率合成技术进行了系统，深入的理论研究，在 仿真的 基础上设计出了方案。在整个论文期间，既掌握了软件的编程仿真技术，又学会了 EDA工具 的设计及仿真方法 ，对整个频率合成和各种工具的使用有了更深的了解，这些为以后的工作和学习打下了良好的基础。 提高 DDS性能一直是本课题的研究重点，其中在设计正弦查找表我花费了大量的时间和精力最后得到了预期的效果。 以后的工作，应该从以下三方面下手 : 1. 尽量提高系统的数字化、软件化 程度。充分利用高性能的 FPGA等芯片，提高系统的实用性。尽量使得设计的部分脱离计算机能仍然能够实现其功能。 2. 改善基于 DDS频率合成器中芯片的散热问题和干扰噪声问题，使之适应工业环境。 3. 对于跳频系统，同步接收是关键技术之一。接收系统中的大部分技术都己在发射系统中解决，只有同步技术需要更大量的工作，希望以后的工作能够将其解决，使得系统趋于完整。 陕西理工学院毕业论文（设计） 第 41 页 共 61 页 致谢 在 学士 学位论文撰写工作结束之际，我首先要衷心感谢我尊敬的 指导老师刘晓佩和耶晓东老师 。 刘老师和耶老师 渊博的学识、严谨的科学 工作作风、对教育事业的忠诚以及全心为学生服务的精神使我永远难忘，在我今后工作中都将时刻鼓励着我。 耶老师对待具体问题具体分析和严谨求实的态度 。 给我留下了深刻印象。 感谢 耶老师 在平时的工作和学习中所给予的辛勤培养、热情帮助和教导，特别是感谢 张峰老师 给予 我 的帮助，由于有他们无私的帮助才使我不断的取得进步。 刘老师认真负责的态度，和对 EDA知识的渊博使我非常佩服。她 的提示常常使我茅塞顿开， 她 的指导对我的帮助很大使我设计出了最关键的部分，正弦查找表函数。在此表示感谢。 同时，我要衷心感谢 学校微机室给 我提供的学习环境和条 件，让我能顺利的做好自己的毕业设计。在我做毕业设计的过程中，得到 张峰老师和龙光利老师的热情帮助，在此表示特别的感谢。 我还要非常感谢我所有的各级老师对我的辛勤培养与教育，感谢各方面曾给予我无私帮助的朋友们 。最后非常感谢在百忙中对我的论文进行评审并提出宝贵意见的专家们 。 陕西理工学院毕业论文（设计） 第 42 页 共 61 页 参考文献 1褚振勇，翁木云 .FPGA 设计及应用 M.西安电子科技大学出版社， 2002 年 7 月 2谭会生瞿遂春 EDA 技术综合应用实例与分析 .西安电子科技大学出版社 .2004 年 11 月 P181P194 3IEEE Tran A Direct-Digital Synthesizer with lmproved Spectral PerformanceM.On Communication Vol 39 No 7 July 1991 4Altera lnc.DATA BOOKM.Altera Corporation， 2001 5夏宇闻复杂数字电路与系统的 Verilog HDL 设计技术 .北京航空航天大学出版社 .1998 年 2 月 6潘松 ,黄继业 .EDA 技术实用教程 .北京科学出版社， 2005 年 7 月 7jiao goncalves .Jorge R.Fernandes A Reconfigurable Quadrature Oscillator Based on a Direct Digital Synthesis Systern vol 21 NO 5.july 1999 8.张厥盛 ,曹丽娜著 .锁相与频率合成技术 M电子科技大学出版社， 1995 9.郑燕治著 .频率合成 M科学出版社， 1982.2 10.戴逸民著 .频率合成与锁相技术 M中国科学技术大学出版社， 1995.2 11.英 V. F.克罗帕 .频率合成理论