《CMOS工艺要点》PPT课件.ppt

1 CMOS工艺集成要点 生产制造部各区域的划分 工艺区域的划分 光刻部 负责光刻工艺 即通过涂胶 曝光 显影等步骤在硅片上形成各层光刻图形腐蚀部 负责腐蚀工艺 通过干法腐蚀 湿法腐蚀 去胶清洗等工艺实现各种图形和走线扩散部 负责热氧化 掺杂 LPCVD工艺薄膜部 负责注入 溅射 APCVD及PECVD工艺 2 MOS硅栅工艺简介 衬底材料的准备阱的形成有源区的形成隔离技术栅的完成源漏的制备孔和金属工艺平坦化工艺钝化工艺 在线各类工艺监控 条宽测量 电阻测量 膜厚测量 缺陷及颗粒检测 3 4 衬底材料的准备 硅片的大小根据其直径来确定 5英寸 厚度为625 15um 6英寸 厚度为675 20um 硅片的掺杂类型和电阻率 N型 电阻率一般用4 7 cm P型 电阻率一般用15 25 cm 5 衬底材料的准备 续 硅片的晶向 MOS器件只选 该晶向Si SiO2界面电荷少 载流子具有高迁移率 高可靠性器件往往要求用外延片 其他的一般用抛光片 阱的形成 阱 WellorcalledTub 的形成 阱的作用是在一种掺杂类型的衬底上 N或P 可以制作两种器件 CMOS 根据原始衬底和阱的类型 CMOS工艺可以分为 P well工艺 N well工艺和Twin well工艺 评价阱的关键参数有 阱的结深 Xj 和阱电阻 Rs 6 阱的形成 续 阱一般是通过离子注入和推阱过程形成的 通常推阱的时间较长且温度很高 1000 双阱的形成一般有两种方式 一种SiN自对准工艺 另外一种是通过N阱 P阱两次光刻形成 CMOS工艺中双阱工艺可以有效地减小闩锁效应 7 有源区的形成 PADoxide bufferoxide 由于SiN和Si之间的应力很大 为了避免SiN对Si表面的应力损伤 生长一层SiO2作为Si和SiN之间的应力缓冲层 但是oxide厚度会影响SiN做为氧化掩蔽层的能力 0 6um工艺采用200Aoxide 1175ASiN结构 LPSiN O2和H2O很难通过SiN扩散到Si表面生成SiO2 另外 在相同的条件下 SiN的氧化速率约是Si的三十分之一 只在SiN表面生长几十埃的SiO2 有源区光刻 刻蚀 SEMPROFILE 8 隔离技术 隔离技术 Isolation 在MOS集成电路中 所有的器件都制作在同一个硅衬底上 它们之间的隔离非常重要 如果器件之间的隔离不完全 晶体管之间的泄露电流会引起直流功耗增加和晶体管之间的相互干扰 甚至有可能导致器件逻辑功能的改变 常见的有LOCOS PBLOCOS poly buffered locos 隔离技术 9 10 隔离技术 续 CMOS工艺最常用的隔离技术就是LOCOS 硅的选择氧化 工艺 它以氮化硅为掩膜实现了硅的选择氧化 在这种工艺中 除了形成有源晶体管的区域以外 在其它所有重掺杂硅区上均生长一层厚的氧化层 称为隔离或场氧化层 常规的LOCOS工艺由于有源区方向的场氧侵蚀 SiN边缘形成类似鸟嘴的结构 称为 鸟嘴 birdbeak 和场注入的横向扩散 使LOCOS工艺受到很大的限制 11 隔离技术 续 PBLOCOS结构可以有效地减少鸟嘴的宽度 在LOCOS隔离工艺中 以连接晶体管的金属或多晶硅连线做为栅 以栅两测的N 扩散区做为源漏将形成一个寄生的场管 为了避免该寄生MOSFET开启引起的泄露电流等问题 很多时候工艺中会通过场注入 channelstopimplant 来提高场寄生管的开启 但是如果场注入剂量太大 则会降低源 漏对衬底的单结击穿电压 12 隔离技术 续 随着设计尺寸的不断减小以及器件集成度的日益提高 如何减小隔离区的面积也成为一个重要的课题 比如在一些低压器件的工艺设计中 往往通过牺牲场氧厚度来减小 鸟嘴 的宽度 主要方法为减薄场氧厚度或者场氧生长以后通过ETCHBACK 腐蚀掉一定的场氧 还有一些设计是采用N P 结隔离技术 例如LVMG工艺 为了改善LOCOS隔离工艺的鸟嘴问题 目前已开发出很多隔离方法 例如沟槽隔离技术 栅 Gate 的完成 栅工艺段是整个工艺的关键之一 在做栅氧之前 为了消除SiN对有源区表面的影响 改善表面状态 牺牲氧化 SAC ox 是必须的 随后的栅氧化 多晶淀积以及多晶掺杂在工艺上要求连续完成 这几个步骤间的时间间隔被明确定义 一般栅氧和多晶淀积的时间间隔不大于4小时 称为CriticalTime 13 14 栅 Gate 的完成 续 在VLSI器件中 沟道区的注入一般不止一次 通常需要两次 其中一次用于调整阈值电压 另一次用于抑制穿通效应 抑制穿通效应的注入通常是高能量 高剂量的 注入峰值较深 延伸至源 漏耗尽区的附近 而调阈值注入一般能量较低 注入峰值位于表面附近 调阈值注入一般为1次普注 有时候根据设计的需要会增加1次P沟选择性注入 在沟注前常常生长一层预栅氧做为表面注入保护层 15 栅 Gate 的完成 续 由于多晶条宽和形貌直接影响器件的有效沟长 影响器件特性 因此其控制的好坏倍受关注 轻掺杂漏LDD LightDopingDrain 和侧壁保护Spacer结构是1um以下工艺常采取的保护性工艺步骤 主要为了减小热载流子效应 对于Salicide工艺 Spacer结构还可以预防栅 G 和源 S 或漏 D 之间发生漏电 POLYPROFILE 16 源漏的制备 漏端附近沟道区中的高电场是引起短沟器件热载流子效应的主要原因 为了减小沟道电场 VLSI中的N沟器件几乎全部采用渐变漏掺杂结构 一般由两次杂质注入形成 最常用的两种渐变结构是双扩散漏 DDD 和轻扩散漏 LDD 结构 截面图 17 源漏的制备 续 DDD结构是通过向源漏区注磷 砷形成的 首先注入磷 形成轻掺杂N 区 然后再注入砷形成重掺杂区 由于P比As轻 扩散得较快 所以轻掺杂的N 区将N 包围了起来 LDD结构是通过低能注入P或As形成轻掺杂N 区 并在多晶硅侧面形成氧化物侧墙 然后利用侧墙作为掩膜注入As形成N 区 18 源漏的制备 续 通过注入形成硅栅器件的源漏两个端口 源 栅 漏之间的对准不受其他的因素影响而自对准形成 这是硅栅工艺区别于AL栅工艺的特点之一 孔的形成 D1采用TEOS BPTEOS 其中未掺杂的TEOS可以阻挡高温回流过程中BPTEOS中的杂质向POLY及衬底中的扩散 BPTEOS中B P含量要控制在3 5 掺B可以降低回流温度 掺P可以减小膜的应力 具有抗潮 吸钠等特性 介质回流 一般温度在800 900度 监控回流角 高温使BPTEOS流动 台阶平缓 同时使BPTEOS完全稳定 避免出现起球现象 便于AL 1及后段工艺台阶覆盖 19 孔的形成 续 VLSI中寄生电阻主要包括源漏扩散区的体电阻 金属和源漏的接触电阻及源漏区的扩展电阻 孔内两种物质接触的状况直接影响到接触电阻的大小 在工艺控制中非常重要 孔的尺寸及源漏区的浓度直接影响接触电阻的大小 溅AL前的清洗也非常重要 CONTACTPROFILE 20 21 金属布线 Barrier层的形成 溅射Ti TiN 之后通过RTA快速退火形成TiSi Ti TiN结构 可以和Si衬底形成良好的欧姆接触 同时TiN具有稳定的化学和热力学特性 能够阻挡AL Cu的渗透 防止AL Si互熔及ALspiking现象 22 金属布线 续 金属层的结构有很多种 ALSi ALSiCu 当孔尺寸较小时如0 6um以下 为改善台阶覆盖 热AL工艺取代了传统的冷AL工艺 23 金属布线 续 金属层光刻所需要的抗反射层的选择也直接影响着光刻的效果 目前采用的有TiN和 Si两种 AL对孔的覆盖情况常常用 台阶覆盖 这项指标来评价 影响该指标的因素有很多 孔形貌 介质厚度 金属层特性等 24 平坦化工艺 平坦化工艺让多层布线变得相对容易 从而使得特超大规模集成电路得以实现 由于高温过程与AL走线是无法兼容的 因此AL后的介质层广泛用了PECVD 可以在较低的温度下 300 to400 实现高质量的氧化层 25 平坦化工艺 续 虽然PETEOS有较好的台阶覆盖能力 但由于低压下的 阴影 效应 当PETEOS在覆盖间距较小的金属条时会在金属条之间出现空洞 在多层布线结构中 该问题会更加严重 AL 1刻蚀之后进行Ar Fillet 以改善D2的填充 防止AL条之间的空洞 以避免漏电的产生 Arfillet 26 平坦化工艺 续 在平坦化工艺中研究和监控中 常常用到AR aspectratio 即通常所说的纵横比这个概念 平坦化工艺的工程师一直致力于实现较高的Aspectratio下能有很好的覆盖 而没有空洞等异常出现的平坦化技术 27 平坦化工艺 续 为改善台阶覆盖 保证多层布线的中间隔离层质量 目前有很多种方法 Multistepprocess dep etch depprocess 目前0 6um工艺采用淀积18KPETEOS 之后ETCHBACK至12 5K SOG spin onglass 具有下述优点1 工艺简单 2 低缺陷密度 3 高产出 4 低成本 CMP 28 VIA及AL 2的形成 通孔的形成 主要通过通孔接触电阻来评价 反溅 AL 2溅射 溅射前增加反溅以改善AL 1 AL 2之间的接触 PCM测试中通过M2COMB结构监控残留及台阶覆盖情况 29 钝化工艺 钝化层是器件的 外衣 因此其质量的好坏直接影响着器件的可靠性 没有针孔和裂纹等表面缺陷是对钝化层质量的最基本要求 常用的钝化层材料有PSG TEOS SiN等 目前上华工艺有5500PETEOS 3000PESiN和3000PETEOS 7000PESIN两种结构 PHOTO 30 其他工艺步骤 合金工艺合金主要用于消除等离子损伤以及稳定器件性能 一般是工艺线的最后一道工艺 有些有特殊要求的产品会在钝化前增加