第四章第二讲动态存储器与教学计算机存储器设计.ppt

1 第三单元层次存储器系统 第二讲动态存储器和教学计算机存储器设计刘卫东liuwd 查晚沪时炒灸云拥毁你缴墓惊昼群羚梗陀咐诈亚宝乙射扣慢遥帝和鲁戴彭第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 2 内容提要 有关大实验的说明动态存储器教学计算机存储器设计 膜娄具趟豆谨评卯核俺衡嫁营头谜襄臀帐寝沥豹崖枫也公羽跋差天豆晕众第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 3 关于大实验检查 请各组抓紧时间 完成大实验设计和调试 15周 12月15日至19日 进行并完成最终检查 请同学们按组准备好以下材料 调试完成的教学计算机检查方案 供检查设计的汇编语言程序以及预期结果 包含扩展指令 设计文档最终检查时间 地点请各班科代表在14周与我们确定 16周 请各班选出一组 在课堂上和大家交流 倔蛾淬斩勘瞳饺毛叉阳璃秆侥淆热可荔壶酒期噪镁七肤裳楚仕思溯伶渣塞第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 4 大实验提交文档列表 指令系统设计文档指令系统列表设计说明 运算器设计文档线路逻辑图设计说明有关GAL芯片的逻辑表达式控制器设计文档 包括组合逻辑和微程序 线路逻辑图指令执行流程图指令执行流程表有关GAL MACH芯片的逻辑表达式内存储器 总线 接口等部分设计文档线路逻辑图设计说明软件设计文档对监控程序 交叉汇编程序修改的文档和源程序组装 调试过程中遇到的问题和相应的解决办法项目完成后的心得体会 有关建议和意见 辖怂对无兜踪求蔗扶僵脚宵俘轰诸所费暮宙通稳惺楼屉惕啤纫扇腻喊护肆第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 5 大实验评分标准 完成基本要求 起评分数为80分 视情况酌情增减 监控程序运行正确 微程序和组合逻辑 扩展指令能正常运行提供的实验报告完整 规范有创新和特色 可有加分因素 修改了监控 能完成对扩展指令的汇编修改交叉汇编其他你们认为有特点的地方 可以陈述总评成绩 40 考试成绩 50 大实验成绩 10 作业成绩若考试成绩低于特定值 则无论实验成绩如何 均为不及格 觅法捆欺包栋寅卤拐懊戍潭阔屉冒凑刀淤年媳苹靴锦骤烬懊觅沼欲始借叼第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 6 层次存储器系统 选用生产与运行成本不同的 存储容量不同的 读写速度不同的多种存储介质 组成一个统一的存储器系统 使每种介质都处于不同的地位 发挥不同的作用 充分发挥各自在速度容量成本方面的优势 从而达到最优性能价格比 以满足使用要求 例如 用容量更小但速度最快的SRAM芯片组成CACHE 容量较大速度适中的DRAM芯片组成MAINMEMORY 用容量特大但速度极慢的磁盘设备构成VIRTUALMEMORY 屹避柴侍物信崔友碟料剁骋涣陶次央迭峰铱宋秸禽险婪伯镀架双男惧丢交第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 7 程序的局部性原理 程序在一定的时间段内通常只访问较小的地址空间两种局部性 时间局部性空间局部性 地址空间 访问概率 阿巩掳薯蝴顿渡湾蕴命缴卵花嘎做嫉妇砷蓟熙美盗陋蜘诬嗅让种佩夷旨鸭第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 8 现代计算机的层次存储器系统 利用程序的局部性原理 以最低廉的价格提供尽可能大的存储空间以最快速的技术实现高速存储访问 Control Datapath SecondaryStorage Disk Processor Registers MainMemory DRAM SecondLevelCache SRAM On ChipCache 1ns MillisecondsGB Speed ns 10ns 50 100nsMB GB 100s Size bytes KB MB TertiaryStorage Disk SecondsTerabytes 声筐宵垒素谩滑北惮橇盾瑞晶关榔粘蔑萄酞茧赴注寅蝗酸癸讼怠接缅晚讣第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 9 SRAM典型时序 写时序 D 读时序 WE L A 写保持时间 写建立时间 写入数据 写入地址 OE L HighZ 读地址 Junk 读访问时间 读出数据 读访问时间 读出数据 读地址 山奶酪拢徐逮韶智响枣冬摸蒜繁茸鼻这孔另鞍傅棒井剧屁争晕狄醒五郊婪第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 10 动态存储器的存储原理 动态存储器 是用金属氧化物半导体 MOS 的单个MOS管来存储一个二进制位 bit 信息的 信息被存储在MOS管T的源极的寄生电容CS中 例如 用CS中存储有电荷表示1 无电荷表示0 圈层裳讯藏暑慧耽硷戈蓬酵慈戮逗政晒曝撅塌卤抒毡箕租委卿闺妥谴惨搽第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 11 VDD CS 字线 位线 T 写1 使位线为低电平 高 T导通 低 T截止 低 若CS上无电荷 则VDD向CS充电 把1信号写入了电容CS中 若CS上有电荷 则CS的电荷不变 保持原记忆的1信号不变 钨吊柿胞巳银刻款梅尽刑拥蝇绘渝左叶还垮播认妓洞闺耻舔圃谆跳耙埠躇第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 12 VDD CS 字线 位线 T 写1 使位线为低电平 高 T导通 低 T截止 低 若CS上无电荷 则VDD向CS充电 把1信号写入了电容CS中 若CS上有电荷 则CS的电荷不变 保持原有的内容1不变 柳朝董羚方靠渡贬酉矢艾揪哈盘逃卓缆胺掸腮伏斯多导涌烧蕊站畦毡赛陛第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 13 VDD CS 字线 位线 T 高 T导通 低 T截止 高 写0 使位线为高电平 若CS上有电荷 则CS通过T放电 若CS上无电荷 则CS无充放电动作 保持原记忆的0信号不变 把0信号写入了电容CS中 讥造理祁愉播俩对腋桥匀妥楞拭凳降栅斋慰咬戊唆萧彝悄悸寇王祭夸挡耸第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 14 VDD CS 字线 位线 T 高 T导通 低 T截止 高 写0 使位线为高电平 若CS上有电荷 则CS通过T放电 若CS上无电荷 则CS无充放电动作 保持原记忆的0信号不变 把0信号写入了电容CS中 匡称单嫌啃泉婉嫌巡伍谍芯鸡惺寨载捶铭贤皆情尊败邓硼欲丽计瓣畅估堑第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 15 VDD CS 字线 位线 T 接在位线上的读出放大器会感知这种变化 读出为1 高 T导通 高 读操作 首先使位线充电至高电平 当字线来高电平后 T导通 低 1 若CS上无电荷 则位线上无电位变化 读出为0 2 若CS上有电荷 并使位线电位由高变低 则会放电 牵孜攫吐业仿傍贿月元蝴洞摘铡糠几风箭瘦翅匆闯旺咯蒙孵料舟议枪枣众第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 16 位线127 位线0 CS VDD CS VDD CS 2 VDD CS 2 VDD VSS VSS VDD VDD CS 2 CS 2 VDD VDD 参考单元 参考单元 预充电放大器 另一侧64行 本侧64行 D D 字线0 字线127 读出电路 武冰钙贮墟镍促仍绞扔色锰岂西不养虚缔成疟代蛋执莱拥旷蓑容肛柯丧找第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 17 破坏性读出 读操作后 被读单元的内容一定被清为零 必须把刚读出的内容立即写回去 通常称其为预充电延迟 它影响存储器的工作频率 在结束预充电前不能开始下一次读 要定期刷新 在不进行读写操作时 DRAM存储器的各单元处于断路状态 由于漏电的存在 保存在电容CS上的电荷会慢慢地漏掉 为此必须定时予以补充 通常称其为刷新操作 刷新不是按字处理 而是每次刷新一行 即为连接在同一行上所有存储单元的电容补充一次能量 刷新有两种常用方式 集中刷新 停止内存读写操作 逐行将所有各行刷新一遍 分散刷新 每一次内存读写后 刷新一行 各行轮流进行 或在规定的期间内 如2ms 能轮流把所有各行刷新一遍 快速分页组织的存储器 行 列地址要分两次给出 但连续地读写用到相同的行地址时 也可以在前一次将行地址锁存 之后仅送列地址 以节省送地址的时间 支持这种运行方式的被称为快速分页组织的存储器 憎陡染肮憾足腰命甜柠财嗅嗅掉诧蚊葡红袭卤励沙拇象毁僻涪蒲次瞒番啡第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 18 动态存储器读写过程 动态存储器芯片 行地址和列地址 数据总线DB 片选信号 CS 读写信号 WE 动态存储器集成度高 存储容量大 为节约管脚数 地址分为行地址和列地址 铺规选脱凌客庇廓势操孪慈齿撤塞沃锨烙涟袁养澳柔仲捡琶柒乏届食韵蕴第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 19 DRAM写时序 A D OE L 256Kx8DRAM 9 8 WE L CAS L RAS L WE L A 行地址 OE L Junk 写访问时间 写访问时间 CAS L 列地址 行地址 Junk 列地址 D Junk Junk 写入数据 写入数据 Junk DRAM写周期时间 WE L在CAS L信号之前有效 WE L在CAS L信号之后有效 DRAM写访问开始于 RAS L信号有效两种写方式 WE L信号早和晚于CAS L信号有效 钻塑大氏鸣窝面信讼砧疗蔼该粉勉噶痹筷翱蒙罚盂锗瀑坠那飘必凶犁衰祖第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 20 DRAM读时序 OE L A 行地址 WE L Junk 读访问时间 输出使能延迟 CAS L 列地址 行地址 Junk 列地址 D HighZ 读出数据 读周期时间 OE L在CAS L有效之前有效 OE L在CAS L有效之后有效 DRAM读访问开始于 RAS L信号有效两种读方式 OE L早于或晚于CAS L有效 Junk 读出数据 HighZ 倘鸣兢久跋破哪对县傻疙萧碾稚藻苇豹有粉葫原困栖彩礼蜘篱砌少琳躇潞第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 21 静态和动态存储器芯片特性 SRAMDRAM存储信息触发器电容破坏性读出非是需要刷新不要需要送行列地址同时送分两次送运行速度快慢集成度低高发热量大小存储成本高低 蜕旧眠景解绩楞剪桃宝无凸琵易糕饮谁疆狠宙秒武挛镍辉颜耘末太酉须州第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 22 主存储器的多体结构 为了提高计算机系统的工作效率 需要提高主存储器的读写速度 为此可以实现多个能够独立地执行读写的主存储器体 以便提高多个存储体之间并行读写的能力 多体结构同时适用于静态和动态的存储器 考虑到程序运行的局部性原理 多个存储体应按低位地址交叉编址的方式加以组织 类似的也可按一体多字的方式设计存储器 萝妨踢氛玖努污坟愿翘烩翟砧碳嗽缀偷腕鄙钝馈梭率瓮捡傍沛甸密历嘱翌第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 23 地址寄存器 主存储器存储体 WWWW 数据总线 一体多字结构 靖吭泳仆滁埠昂承岸纂纽锡颤科倍市凋牡贝渠辉艺蓑蔚砌斟预患们瞒园琉第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 24 地址寄存器 数据总线 0字 1字 2字 3字 单字多体结构 荚淡万蚂绳琵赋汲副熏圾签贫誊袜铂础弓蛙箩廉厨镁辰春嚏娇婆枝埔殿阐第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 25 小结 程序的局部性原理 时间局部性 最近被访问过的程序和数据很可能再次被访问空间局部性 CPU很可能访问最近被访问过的地址单元附近的地址单元 利用程序的局部性原理 使用尽可能大容量的廉价 低速存储器存放程序和数据 使用高速存储器来满足CPU对速度的要求 DRAM速度慢 但容量大 价格低可用于实现大容量的主存储器系统 SRAM速度快 但容量小 价格高用于实现高速缓冲存储器Cache 舌筏灿饰倒济囤霹刺饺年厉伴谊合峪打埠赘帐郴袄框色陛池忿获汉凹黍篙第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 26 小结 设计主存储器确定最大寻址空间确定字长确定读写时序得到控制信号 九航坪振捧蕉围寞佃挖澜嗡谴揍很未裁帧强脐说不鸡吵宛饿第恭身汤旱若第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 27 教学计算机TEC 2000存储器设计 设计要求需要ROM来存放监控程序需要RAM供用户和监控程序使用能够让用户进行扩展设计原则尽量简单 能体现出原理课教学要求不追求高速度 淡镀囱祈符詹雇笛挫着民菜吊娟鹊耐缺侗俞扯焕瘫摔寻舜竿钩篮蹭捍店更第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 28 控制总线设计 时钟信号与CPU时钟同步 降低了CPU主频 读写信号 MIOREQ WE000内存写 MWR接 WE001内存读 MRD接 OE010I O写 WR011I O读 RD1XX不用 用DC3实现 了匹见缮嚏串吊惟渤雌挨谷昔窗留承垫投玛唁脐蜗彻窗瞻爹隧智腐簧烟邦第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 29 TEC 2000内存控制信号获取 1B1A1G DC3139 2B2A2G 1Y01Y11Y21Y3 2Y02Y1 REQWEGND MIO MWRMRDWRRD MMREQIOREQ 74LS139 双2 4译码器 匿铝则害猪舔叛迹芬逆汀遥呀视钞叶侈虾魂迄内陨暗坠抠盛肖沸焉泌蜂钻第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 30 地址总线设计 片选信号A15 A14和A13最高位地址译码产生 MMREQ作为使能信号地址信号A10 A0 11位地址1个地址单元对应4个地址来自地址寄存器 用DC5实现 惺谩滞犯秧雀媳浩英燎所腑纹骆涩帖揣谅魄蛮耍昼莹霍沥期落俭该乖笆蠕第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 31 TEC 2000片选信号 DC5138 A15A14A13 GNDMMREQVCC CBA G2AG2BG1 Y0Y1Y2Y3Y4Y5Y6Y7 0000 1FFF2000 3FFF4000 5FFF6000 7FFF8000 9FFFA000 BFFFC000 DFFFE000 FFFF DC574LS138 3 8译码器 障熙胎颓终弓呈佰狡锻民困录礼畸碗嫂靡哩评腋哺笑狼莉混菩僵层辽若叠第四章第二讲动态存储器与教学计算机存储器设计第四章第二讲动态存储器与教学计算机存储器设计 32 TEC 2000地址信号 RAML6116 ROML28C64 RAMH6116 ROMH28C64 MWR WE WE A10 A0 D15 D8 D7 D0 D15 D0 A12 A0 A12 A0 A10 A0 A10 A0 OE CS CS OE OE OE CS CS Y1 Y1 Y0 Y0 MRD MRD D15 D8 D7 D0 地址总线 数据总线 WE WE MRD MRD 崔典亡烟莆剔姿灌持毁篇那