飞思卡尔第十章AD转换翻译.doc

第10章模拟到数字转换器（ADC12B16CV1）修订历史10.1介绍该ADC12B16C是一个16通道，12位，多路输入的逐次逼近模拟到数字转换器。请参考设备的电气规范ATD准确性。10.1.1特点8 - ，10 - ，或12位分辨率。在停止模式转换使用内部产生的时钟自动返回到低电源转换后序列自动比较打断高于或更少/可编程值同比可编程的采样时间。左/右对齐结果数据。外部触发控制。序列完成中断。模拟输入通道的16个模拟输入多路复用器。特别转换为VRH造型，VRL，（VRL + VRH造型）/ 2。1至16的转换序列的长度。连续转换模式。多通道扫描。可配置的任何广告或增设4个通道触发任何外部触发功能投入。四个额外的触发输入可以芯片外部或内部。请参考设备规范的可用性和连接。通道周围包裹配置位置（当转换序列中的多个频道）。10.1.2操作模式10.1.2.1转换模式有软件性能的单间，或连续转换一个可编程的选择单通道或多通道。10.1.2.2MCU的运行模式停止模式 - ICLKSTP = 0 ATDCTL2寄存器（）进入停止模式中止任何正在进行的转换序列，如果一个序列已中止退出后重新启动它停止模式。这有同样的效果为出发1 /后果转换序列与写入ATDCTL5。因此，从停止模式退出后，与一以前中止顺序等所有标志都清零- ICLKSTP = 1 ATDCTL2登记（）A / D转换序列的基础上无缝继续在国内产生的停止模式时钟ICLK作为ATD时钟。转换过渡期间从运行到停止模式或副相反的结果是不写入结果登记，没有国家合作框架的标志设置，也没有做比较。当在停止模式（转换ICLKSTP = 1）一停止ATD是恢复时间tATDSTPRCV要切换到基于ATDCLK总线时钟停止模式时离开。不要访问在此期间ATD寄存器。等待模式ADC12B16C行为在运行相同，等待模式。为了降低功耗连续性转换之前，应中止进入等待模式。冻结模式在冻结模式下ADC12B16C要么继续或完成或停止转换根据FRZ1和FRZ0位。这是非常有用的调试和仿真。10.1.3 框图10.2信号描述本节列出了所有的投入ADC12B16C块。10.2.1详细的信号说明ANx (x = 15, 14, 13, 12, 11, 10, 9, 8, 7, 6, 5, 4, 3, 2, 1, 0)10.2.1.1此引脚作为模拟输入通道十它也可以配置为数字端口或外部触发为ATD转换。10.2.1.2ETRIG3，ETRIG2，ETRIG1，ETRIG0这些输入可以配置作为ATD转化为外部触发。参阅这些投入的可用性和连接设备的规格！10.2.1.3VRH，VRLVRH造型是较高的参考电压，VRL是低ATD转换参考电压。10.2.1.4VDDA，VSSA这些引脚为ADC12B16C块模拟电路的电源。10.3记忆地图和寄存器定义本节提供了所有寄存器的ADC12B16C访问的详细描述。10.3.1模块存储器映射图10-2给出了一个对所有ADC12B16C寄存器的概述。注意注册地址=基地址+偏移地址，那里的基址是指在水平和单片机的地址偏移是指在模块水平。10.3.2注册说明本节介绍的地址为所有ADC12B16C寄存器和个人位。10.3.2.1ATD控制寄存器0（ATDCTL0）写入到这个寄存器将中止当前转换序列。模块基地+ 0x0000图10-3。ATD控制寄存器0（ATDCTL0）阅读：随时写入：任何时候，在特殊模式总是写0到保留位7。表10-1。 ATDCTL0场说明场描述3-0WRAP的3-0环绕通道选择位 - 这些位决定为环绕声道时做多频道转换。编码是总结在表10-2。表10-2。多通道环绕编码10.3.2.2ATD控制寄存器1（ATDCTL1）写入到这个寄存器将中止当前转换序列。图10-4。ATD控制寄存器1（ATDCTL1）阅读：随时写入：随时表10-3。 ATDCTL1场说明场描述7ETRIGSEL外部触发源选择 - 该位选择外部触发源将任公元1渠道或ETRIG3 - 0的投入之一。查看可用性和连接的设备规格ETRIG3 -0投入。如果某个特定ETRIG3 - 0输入选项不可用，写1到ETRISEL只设置位，但没有影响，这意味着该广告渠道（由ETRIGCH3 - 0选中）之一，是作为源配置外部触发。编码是总结在表10-5。6-5情景1:0A / D分辨率选择 - 这些位选择的A / D转换结果的决议。见表10-4编码。4SMP_DIS出院前采样位0未履行前采样。1内部采样电容出院前采样通道。这增加了2个时钟周期ATD的采样时间。这可以帮助检测开路，而不是以前的测量取样通道。3 0External 触发通道选择 - 这些位选择的广告渠道或ETRIG3 - 0 1输入1ETRIGCH 3:0作为外部触发源。编码是总结在表10-5。表10-5。外部触发通道选择编码11XXXReserved只有ETRIG3 - 0输入选项（请参阅设备规范），否则ETRISEL被忽略，这意味着外部触发源仍然由ETRIGCH3 - 0选定的广告渠道之一10.3.2.3ATD控制寄存器2（ATDCTL2）写入到这个寄存器将中止当前转换序列。图10-5。ATD控制寄存器2（ATDCTL2）阅读：随时写入：随时 表10-6。 ATDCTL2场说明场描述 6AFFCATD 快速清除所有标志0 通过各自的CCFn标志被写1来清除ATD标志1所有ATD的变化转换为一个完整的序列快速明确标志。对于比较禁用（CMPE = 0）1读取结果寄存器将导致相关国家合作框架标志自动清除。对于比较启用（CMPE = 1）写访问的结果会导致相关的注册合作框架标志自动清除。 5ICLKSTP在内部时钟停止模式位 - 这一点使的A / D转换在停止模式。当进入停止模式和ICLKSTP = 1去ATD转换时钟自动切换到内部产生的时钟ICLK。当前转换序列将无缝继续。转换速度会改变预分频总线频率为ICLK频率（见ATD在设备描述电气特性）。预分频器位PRS4 - 0 ATDCTL4不会对ICLK频率的影响。对于在停止模式的自动转换比较完整的序列中断或中断可以用来了解不断变化的A / D值的软件处理程序。外部触发器将无法正常工作，而在停止模式转换。转换过渡期间从运行到停止模式或反之亦然，结果是不写入结果记，没有国家合作框架的标志设置，没有比较完成。当在停止模式（转换ICLKSTP = 1）1 tATDSTPRCVATD停止恢复时间需要切换回的ATDCLK总线时钟停止模式时离开。不要在此期间访问ATD寄存器。 0如果A / D转换正在进行时序列为停止模式，实际转换序列将将被退出，退出时自动重新启动停止模式。1 A / D转换继续在停止模式转换使用内部产生的时钟（ICLK） 4ETRIGLE外部触发水平/边缘控制 - 此位控制外部触发信号灵敏度。见表10-7的细节。 3ETRIGP外部触发极性 - 此位控制外部触发信号的极性。见表10-7详情2ETRIGE外部触发模式使能 - 该位使能对广告渠道或ETRIG3 - 0 1 1外部输入触发如表10-5描述。如果外部触发源是公元渠道之一，此通道数字输入缓冲器被启用。允许外部触发同步与外部事件的转换开始。外部触发器将无法正常工作，而在停止模式转换。0禁用外部触发1启用外部触发1ASCIEATD 序列完全中断使能0 ATD 序列完全中断请求都将被禁用。1ATD 序列完全中断时会被要求超临界= 1设置。0ACMPIEATD比较中断使能 - 如果启用了自动转换比较（CMPE 在ATDCMPE = 1寄存器）该位使比较中断。如果国家合作框架标志设置（显示一个比较成功的转换）中，比较中断触发。0 ATD 比较中断请求都将被禁用。1对于一个序列的自动转换比较启用（CMPE = 1），比较ATD中断时将要求有关国家合作框架的设置任何标志。表10-7。外部触发配置ETRIGLEETRIGP外部触发灵敏度00下降沿01上升沿10低级11高层10.3.2.4ATD控制寄存器3（ATDCTL3）写入到这个寄存器将中止当前转换序列。图10-6。ATD控制寄存器3（ATDCTL3）阅读：随时写入：随时 表10-8。 ATDCTL3场说明场描述7DJM结果寄存器数据的正当性 - 结果是始终未签名的数据格式。该位控制寄存器中的结果转换数据的理由。0左对齐的结果寄存器的数据。1右键合理的结果寄存器中的数据。表10-9给出了一个例子ATD0至5.12伏特，输入信号范围的结果。63S8C, S4C,S2C, S1C转换序列长度 - 这些位控制每个序列转换次数。表10-10显示了所有的组合。在复位，S4C设置为1（序列的长度为4）。这是为了保持连续性软件以HC12家庭。 2FIFO结果寄存器FIFO模式 - 如果此位是零（非FIFO模式），在A / D转换结果寄存器映射到结果的基础上转换序列;第一个转换结果出现（ATDDR0）在注册的第一个结果，在第二个结果寄存器第二个结果（ATDDR1），等等。如果该位是1（FIFO模式）转换计数器不重置的开始或结束的转换序列;顺序转换结果被放置在连续结果寄存器。在连续扫描转换序列，结果登记柜台将环绕当它达到结果的登记文件的末尾。转换计数器值（在ATDSTAT0 CC3系统- 0）可以用来确定在何处的结果寄存器文件，当前的转换结果将被放置。中止转换或开始一个新的转换，转换清除计数器即使先进先出= 1。因此，一个新的转换序列的第一个结果，通过书面形式向ATDCTL5开始，将永远在第一个结果寄存器（ATDDDR0名）。拟使用的FIFO模式转换为连续型（扫描= 1）或触发转换（ETRIG = 1）。其结果寄存器持有效的数据可以跟踪使用转换完成的标志。快速标志清晰模式可能是也可能不是在一个特定的应用程序有用的跟踪有效的数据。如果该位为1，自动比较的结果寄存器总是禁用，即ADC12B16C的行为就好像ACMPIE和所有CPME 为零。0转换结果放置在相应的结果寄存器到选定的序列的长度。1转换结果被放置在连续的结果寄存器（套月底左右）。10FRZ1:0启用背景调试冻结当调试一个应用程序，它是在许多情况下有用的有断点时暂停ATD（冻结模式）是遇到这2位决定如何回应ATD一个断点表10-11所示泄漏到存储节点和比较基准电容器可能损害1立即冻结转换取决于冻结期长度的准确性。表10-11。冻结ATD行为模式（断点）FRZ1FRZ0在冻结行为模式00继续转换01保留的10完成当前转换，然后冻结11立即冻结10.3.2.5ATD控制寄存器4（ATDCTL4）写入到这个寄存器将中止当前转换序列。表10-12。 ATDCTL4场说明场描述75SMP2:0采样时间选择 - 这3位选择在ATD单位的转换时钟的采样时间长度周期。请注意，转换ATD时钟周期本身就是一个预分频器的值（位PRS4 - 0）函数。表10-13列出了可用的采样时间长度。40PRS4:0ATD时钟预分频器 - 这5位二进制分频器价值减贫战略。转换时钟频率的ATD计算方法如下： f总线f ATDCLK = -2*( ( PRS+ 1)参阅允许fATDCLK频率范围设备规格。10.3.2.6 ATD控制寄存器5（ATDCTL5）写入到这个寄存器将中止当前转换序列和启动新的转换序列。如果外部触发器是启用（ETRIGE = 1）初始写入ATDCTL5必须允许转换序列，届时将出现在每个触发事件开始。转换的开始是指抽样阶段的开始。表10-14。 ATDCTL5场说明场描述6SC特别频道转换位 - -如果此位被设置，那么特殊渠道转换可以选择使用CD，消委会，炭黑和ATDCTL5的CA。表10-15列出了编码。0特别通道转换禁用1特别通道转换启用 5SCAN连续转换序列模式 - -此位选择是否转换序列进行连续或只有一次。如果外部触发器是启用（ETRIGE = 1）设置此位没有任何效果，这意味着外部触发总是启动一个转换序列。0单转换序列1连续转换序列（扫描模式）4MULT多通道采样模式 - -当的MULT为0时，序列ATD只能从指定的控制器样品为整个转换过程的模拟输入通道。在模拟通道选择的频道选择代码（控制位的CD /消委会/炭黑/ CA的ATDCTL5中）。当的MULT是1，跨渠道ATD序控制器样品。采样通道的数目取决于序列的长度值（S8C，S4C，S2C公司，S1C）。第一项研究是由模拟通道通道选择码（光盘，消委会，炭黑，加州控制位）决定;随后通道采样序列中由递增通道选择代码或包装到处AN0（通道0）决定。0个样品只有一个通道1样品在几个渠道30CD, CC,CB, CA模拟输入通道选择代码 - -这些位选择的模拟输入通道（第），其信号采样并转换为数字编码。表10-15列出了编码来选择不同的模拟输入渠道。在单声道转换（= 0的MULT）的情况下，这种选择代码指定的渠道进行审查。在多通道转换（的MULT = 1）的情况下，这种选择代码指定要在第一个通道转换顺序审查。随后的渠道转换后确定由环绕通道选择位WRAP3在ATDCTL0 0裹定义的通道）的通道选择递增代码或包裹四处AN0（。在同一个频道数目比WRAP3 - 0定义的第一个包一个更高的起点案件约将AN15到AN0。10.3.2.7ATD状态寄存器0（ATDSTAT0）这个寄存器序列包含完整的国标志，外部触发和FIFO模式溢出标志，转换计数器。 表10-16。 ATDSTAT0场说明场描述7SCF序列完备标志 - 此标志设置转换后序列的完成。如果序列是不断进行转换（扫描= 1），该标志设置完成后，每1。此标志被清除当发生下列之一：A）写“1”超临界流体B）写入ATDCTL5（一新的转换序列开始）C）如果AFFC= 1和第一个结果寄存器可读0未完成转换序列1转换序列已完成5ETORF外部触发溢出的标志 - 尽管在边缘触发模式（ETRIGLE = 0），如果附加的活动边缘转换时检测到序列的过程是溢出标志被设置。此标志被清除时，其中一个发生以下情况：A）写“1”ETORFB）写入ATDCTL0，1,2,3,4，ATDCMPE或ATDCMPHT（一转换序列被中止）C）写入ATDCTL5（一新的转换序列开始）0 没有外部触发了运行出错1 外部触发了运行出错 4FIFOR注册在运行标志- - 这一点表明，登记结果已写入转换完成之前，其关联的标志（CCF）的已被清除。这个标志是最有用的当使用FIFO模式因为标志可能表明，结果寄存器不同步的输入通道。然而，它也是实用的非先进先出模式，并指出一个结果寄存器写之前已经过了它已被阅读（即旧的数据已丢失）。此标志被清除时，发生下列之一：A）写“1”FIFORB）写入ATDCTL0，1,2,3,4，ATDCMPE或ATDCMPHT（一转换序列被中止）C）写入ATDCTL5（一新的转换序列开始）0 没有发生过运行1 溢出的情况存在（已写入结果寄存器，而相关CCFx标志仍设置）30CC3:0转换计数器 - 这4个只读位转换的二进制计数器的值。到结果寄存器，将获得当前的转换结果转换柜台点。例如CC3系统= 0，替代第二代= 1，单体CC1 = 1，CC0 = 0表明，当前的转换结果将在ATD成果登记6。如果在非先进先出模式（先进先出= 0）计数器初始化为0时开始和结束的转换序列的转换。如果在FIFO模式（先进先出= 1）计数器不初始化寄存器。转换柜台环绕时达到最高值。中止转换或开始一个新的转换，转换清除计数器即使先进先出= 1。10.3.2.8ATD比较使能寄存器（ATDCMPE）写入到这个寄存器将中止当前转换序列。阅读：随时写入：随时 表10-17。 ATDCMPE场说明场描述15-0 CMPE15:0比较启用转换数n次（n = 15，14，13，12，11，10，9，8，7，6，5，4，3，2，1，0）的一个序列这些位启用自动转换结果转换为一个单独的序列进行比较。每个比较意识，取决于CMPHT N的ATDCMPHT注册位。10.3.2.9ATD状态寄存器2（ATDSTAT2）这个只读寄存器包含了合作框架15:0转换完成标志。 表10-18。 ATDSTAT2场说明场描述150CCF15:0转换完成标志n次（n = 15，14，13，12，11，10，9，8，7，6，5，4，3，2，1，0） - 转换完成标志设置在每个序列中的转换结束。这些标志都与位置的转换一个序列（也是造成注册号码）。在非FIFO模式，因此，国家合作框架8第九届时设置在一个序列转换已经完成，其结果是导致可登记ATDDR8;合作框架10时设置在第十一个序列转换已经完成，其结果是在ATDDR9可用，等等。如果自动转换结果比较启用（CMPE 在ATDCMPE = 1），转换完成标志设置如果只比较ATDDRn是真实的，如果ACMPIE = 1将要求比较中断。在这种情况下，由于ATDDRn结果寄存器用于保存价值的比较，结果将不会被储存在那里在转换结束，但丢失。一个标志CCFn 被清除时，发生下列之一：A）写入ATDCTL5（一新的转换序列开始）B)如果AFFC=0），写上“1”合作框架)如果AFFC= 1和CMPE ）= 0，结果读登记ATDDRnD)如果AFFC= 1和CMPE = 1），写导致注册ATDDRn如果一个国家合作框架的同时，并提供有关明确：即结算方法A）将覆盖集。在清理的方法B）或c）或d）将被覆盖的设置。0 转换数n比较没有完成或成功1 如果（CMPE = 0）：数n转换已完成。结果是在ATDDRn准备。如果（CMPE = 1）：转换结果的比较与比较ATDDRn价值数n，使用比较运算符CMPGT n是正确的。 （没有导致ATDDRn提供）10.3.2.10 ATD输入使能寄存器（ATDDIEN） 表10-19。 ATDDIEN场说明场描述150IEN15:0ATD数字输入启用频道X（十= 15，14，13，12，11，10，9，8，7，6，5，4，3，2，1，0） - 该位控制数字输入缓冲区从模拟输入引脚（ANx）的数字数据寄存器。0禁用数字输入缓冲区ANx引脚1启用ANx引脚数字输入缓冲区。注意：设置此位将使相应的数字输入缓冲区不断。如果此位被设置，同时利用它作为一个模拟端口，有可能增加的能耗，因为也许在线性区域的数字输入缓冲区。10.3.2.11 高于ATD比较寄存器（ATDCMPHT）写入到这个寄存器将中止当前转换序列。阅读：随时写入：随时 表10-20。 ATDCMPHT场说明场描述150CMPHT15:0比较操作高于转换数n次（n启用= 15，14，13，12，11，10，9，8，7，6，5,4，3，2，1，0）的一个序列 - 此位选择的转换结果比较的经营者。0 如果转换结果是低于或高于比较ATDDRn值相同，这是标记的ATDSTAT2 1 如果转换结果是比较ATDDRn高于价值，这是标记的ATDSTAT210.3.2.12 ATD转换结果寄存器（ATDDRn）该A / D转换结果存储在16个结果寄存器。结果总是在代表无符号数据。左，右对齐选择使用在ATDCTL3粉喷桩控制位。如果自动转换的结果是比较启用（CMPE 在ATDCMPE = 1），这些寄存器必须以比较合理的左边或右边的值的格式取决于实际价值的书面粉喷桩位。在这种情况下，由于ATDDRn寄存器用于保存价值的比较，结果将不会被储存在那里在转换结束，但丢失。阅读：随时写入：随时注意对于不使用自动转换比较，结果存储在结果注册后，每次转换。在这种情况下，除了避免书面ATDDRn初始值，因为一个A / D转换结果可能会被覆盖。10.3.2.12.1 左对齐结果数据（(DJM=0）基地+模块0x0010 = ATDDR0，0x0012 = ATDDR1，0x0014 = ATDDR2，0x0016 = ATDDR30x0018 = ATDDR4，0x001A = ATDDR5，0x001C = ATDDR6，0x001E = ATDDR70x0020 = ATDDR8，0x0022 = ATDDR9，0x0024 = ATDDR10，0x0026 = ATDDR110x0028 = ATDDR12，0x002A = ATDDR13，0x002C = ATDDR14，0x002E = ATDDR1510.3.2.12.2 右对齐结果数据（DJM=1）基地+模块0x0010 = ATDDR0，0x0012 = ATDDR1，0x0014 = ATDDR2，0x0016 = ATDDR30x0018 = ATDDR4，0x001A = ATDDR5，0x001C = ATDDR6，0x001E = ATDDR70x0020 = ATDDR8，0x0022 = ATDDR9，0x0024 = ATDDR10，0x0026 = ATDDR110x0028 = ATDDR12，0x002A = ATDDR13，0x002C = ATDDR14，0x002E = ATDDR15表10-15显示了如何在A / D分辨率转换结果取决于被转移到ATD的结果寄存器。总是做得比较两者的使用和转换结果的比较ATDDRn值的所有12位。10.4功能描述该ADC12B16C结构分为模拟子块和一个数字分块。10.4.1模拟子块在模拟子块包含所有模拟电子需要执行单次转换。单独的电源供应VDDA和VSSA允许从模拟孤立子块的其他微控制器电路的噪音。10.4.1.1采样和保持机该采样保持（S / H）的机接受来自外部世界，作为一个存储节点上的电容存储电荷他们的模拟信号。在抽样过程中，模拟输入直接连接到存储节点。输入模拟信号单极，必须属于VSSA潜力范围VDDA。在举办过程中，模拟输入是从存储节点断开。10.4.1.2模拟输入多路复用器模拟输入多路复用器连接的16个外部模拟输入通道之一，采样和保持机器。10.4.1.3 模拟至数字（A / D转换）机A / D转换机进行模拟到数字的转换。该决议是在方案可选择8或10或12位。该A / D转换机采用逐次逼近架构。通过比较产生的数字模拟电位系列存储的模拟样本潜在它的功能。按照二进制搜索算法，A / D转换机定位逼近潜力，是最接近采样潜力。