第3章组合逻辑电路.doc

第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、Zn，那么在t=a时刻就有输出Z1、Z2、Zm，每个输出都是输入X1、X2、Zn的函数，Z1=f1（X1、X2、Xn）Z1=f2（X1、X2、Xn） Zm=fm（X1、X2、Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。（3）列出真值表进行逻辑功能的分析。以上步骤可用框图表示，如图3-2所示。图3-2组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。【例3-1】 分析图3-3所示电路的逻辑功能图3-3 例3-1逻辑电路解：（1）写出输出Z的逻辑表达式： Z1= ， Z2=Z=（2）化简Z=A+B=AB（3）列出真值表进行逻辑功能说明列出该函数真值表，如表3.1所示：表3-1 例3-1真值表A B从表3-1可以看出，当A=B时，Z=0，当AB时，Z=1。Z0 000 111 011 103.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。即确定在什么情况下为逻辑1，什么情况下为逻辑0。（2）根据逻辑功能列出真值表（3）根据真值表写出相应的逻辑表达式（4）对逻辑表达式进行化简，如命题对门的种类有特殊要求，还要对化简后的表达式进行变换（5）由最简表达式画出相应的逻辑电路图以上步骤可用图3-5框图表示图3-5组合逻辑电路设计步骤框图现通过一些具体例子来阐明组合逻辑电路的设计方法【例3-3】设计一个三变量多数表决电路，用与非门实现。解：（1）分析命题，设三变量为A、B、C作输入，输出函数为Y，对逻辑变量赋值，A、B、C同意为1，不同意为0，输出函数Y=1表示表决通过，Y=0表示不通过。（2）根据题意列出真值表如表3-3所示表3-3例3-3真值表A B CY0 0 000 0 100 1 000 1 111 0 001 0 111 1 011 1 11（3）写出表在式Y=BC+AC+AB+ABC（4）化简Y利用卡诺图化简YY=AB+BC+AC由于题意指定用与非门，故变换表达式Y成与非形式Y=（1） 画出逻辑电路，如图3-6所示 图3-6用与非门实现表决电路【例3-4】设一个码组转换电器，将4位二进制码转换成4位格雷码。解：（1）首先例出二进制码的格雷码的对照表，如表3-4所示：表3-4例3-4真值表A B C DW X Y Z00000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000（2）写出表达式W=m（8、9、10、11、12、13、14、15）X=m（4、5、6、7、8、9、10、11）Y=m（2、3、4、5、10、11、12、13）Z=m（1、2、5、6、9、10、13、14）（3）化简W=A Z=AB Y=BC Z=CD（4）画出逻辑电路，如图3-7所示图3-7例3-4逻辑电路3.3编码器如果将“0”、“1”按一定的规律编排在一起，组成不同的代码，去反映不同的物理状态，且代码和物理状态有着一一对应的关系，这个过程称为编码，能完成编码任务的电路称编码器。（一）普通编码器普通编码器对输入要求比较苛刻，任何时刻只允许一个输入信号有效，即输入信号之间是有约束的。 位二进制编码器:个输入端，个输出端，常称为线线编码器。表两位二进制编码器真值表输 入输 出I0I1I2I3Y1Y0100000010001001010000111（二）优先编码器允许同时输入两个以上信号，并按优先级输出。集成优先编码器举例74LS 147（线-线）注意：该电路为反码输出。EI为使能输入端(低电平有效)，EO为使能输出端(高电平有效) ，GS为优先编码工作标志(低电平有效)。 I1I2I3I4I5I6I7I8I9ABCD1111111111111001100101110111000011110010111110100111111011011111111000111111111010111111111110编码器有如下特点：（1） 这种编码器是以输入为“0”电平而实现编码的，其输出是8421的反码。（2）编码器的输入端按高位优先排队，I9具有最高优先权，当I9为“0”时，不论其它输入端处于何状态，输出ABCD=“0110”，I7为“0”时，首先要看比I7高的I8，I9处于什么状态，比I7低位的不予考虑，看I8和I9均为“1”，则输出ABCD=“1000”。（3）编码器的九个输入端I1I9分别对应十进制数19，由于当I1I9全为“1”时，ABCD=“1111”，相当于I0=“0”的情况，所以输入端I。在实际电路中被省略了。3.4 译码器译码是编码的逆过程，即把编码的特定含义“翻译”过来。常用的译码器有二进制译码器、二十进制译码器和显示译码器。（一）、二进制译码器74LS1383线8线译码器国产3线8线译码器74LS138逻辑图如图所示。它由三个输入端A0、A1、A2和八个输出端，它能将二进制代码按其原意翻译成相应的输出信号，输出端低电平表示有信号，高由平表示无信号。1.由图3-10（a）所示逻辑图可写出各输出Y0=210Y4=A210Y1=21A0 Y5=A21A0Y2=2A10 Y6=A2A10Y3=2A1A0 Y7=A2A1A0这样根据输出表达式写出其电路的真值表1.用二进制译码器设计组合电路当时，若将A2、A1、A0作为三个输入变量，输出恰好是8个最小项的反变量，利用附加的门电路就可以实现任何三变量的函数。 例题利用74LS138实现Y=AB+BC+CA。解：先将函数式转换成标准与或式令A = A2，B=A1，C=A0再用摩根定理：2译码器的扩展用两片74138扩展为4线16线译码器3用74LS138构成数据分配器数据分配器将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。用译码器设计一个“1线-8线”数据分配器由74LS138构成的一位数据分配器如图3-8所示。S1=1、=0、为数据输入端D。而将A2、A1、A0作为数据分配器的地址。 ( 二)、二十进制译码器74LS42是二十进制译码器，输入为8421BCD 码，有10个输出，又叫4线10线译码器，输出低电平有效。74LS42符号如下图所示，功能表如下表所示。（三） 数字显示译码器1.常用显示器分类：A. 按显示方式分，有字型重叠式、点阵式、分段式等。 B. 按发光物质分，有发光二极管(LED)式、荧光式、液晶显示等。 （1）七段式LED显示器 （Light Emitting Diode LED） LED显示器有两种结构：2七段显示译码器74LS4874LS48是一种与共阴极数字显示器配合使用的集成译码器。3液晶显示器件液晶显示器(Liguid Crystal Display,简称LCD)最大的优点是功耗小，每平方厘米的功耗不到1W，它的工作电压也很低，在1V以下也可以工作。因此，它在便携式的仪器、仪表得到广泛应用。液晶显示器也使用了七段字符显示，其公共极也叫背电极，图3-11是a段的简单驱动电路，其他段的驱动电路与a段完全一样。ucom是加在公共极(COM)的脉冲信号，A=0时，两个电极间电压ua=0，a段不显示，A=1时，两个电极间电压ua为交变电压，a段显示。4字符显示译码器74LS48是一个BCD七段译码LED驱动器 74LS48的逻辑功能：（1）正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数l15的二进制码（00011111）进行译码，产生对应的七段显示码。（2）灭零。当LT=1，而输入为0的二进制码0000时，只有当RBI =1时，才产生0的七段显示码,如果此时输入RBI =0 ，则译码器的ag输出全0，使显示器全灭；所以RBI称为灭零输入端。（3）试灯。当LT=0时，无论输入怎样，ag输出全1，数码管七段全亮。由此可以检测显示器七个发光段的好坏。 LT称为试灯输入端。（4）特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。 作输入使用时，如果BI=0时，不管其他输入端为何值，ag均输出0，显示器全灭。因此BI称为灭灯输入端。 作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO 又称为灭零输出端。将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。3.5 加法器3.5.1半加器不考虑低位进位的加法器称半加器。设A为被加数，B为加数。本位和为S，本位进位为C，根据半加器的概念得出半加器的真值表如表3-9所示。由真值表可得出本位和S，本位进位C的表达式S=B+A=ABC=AB表3-9半加器真值表ABSC0011010101100001实现半加器运算的逻辑电路，如图3-17（a）所示，b图为半加器的符号。 图3-17半加器3.5.2全加器半加器只是解决了两个一位二进制数相加，没有考虑来自低位的进位。如果要多位二进制数相加，必须同时考虑来自低位的进位，这种加法器称全加器。全加器真值表如表3-10所示，Ai为被加数；Bi为加数；本位和Si；进位Ci，低位进位Ci-1。根据全加器的概念得出全加器真值表如表3-10所示：由真值表写出：S=Ci-1+Bi-1+Aii-1+AiBiCi-1=ABCCi= Ci-1（AiBi）+ AiBi根据表达式画出全加器逻辑图如图3-18（a）所示，图3-18（b）是全加器的符号（a）逻辑图3-18全加器（b）符号图3-18全加器电路3.5.3多位数的加法在清楚了一位数的全加器原理后，多位二进制的相加如图3-19所示，设被加数A=A3A2A1A0，加数为B=B3B2B1B0图3-19四位数全加器3.6数据选择器和分配器3.6.1数据选择器数据选择器又称多路开关，它的功能是从多路输入数据中按照不同的地址选择其中的一路作为输出。图3-20是一个数据选择器的电路，下面分析其功能：图3-20 数据选择器由图可见：Y=（ABD3+AD2+BD1+D0）G根据公式写出真值表如表3-11表3-11数据选择器真值表GABY1XX0000010100110D0D1D2D3由表3-11看出：为使能端，当=1时，输出为0，当=0时，数据选择器开始工作，不同的A、B组合，Y的输出不同。这是一个四选1的数据选择器。图3-21（a）图所示是中规模八选一数据选择器T4151的逻辑图，（b）图为外引线排例图。（a）(b)图3-21中规模八选一选择器T4151D0D7为数据输入端，A、B、C为地址控制端，为使能端，Q和为两个互补的输出端，其真值表如表3-12所示：表3-12T4151真值表SABCQ 1XXX000000010010001101000101011001110 1D0 0D1 1D2 2D3 3D4 4D5 5D6 6D7 7函数输出表达式：Q=D0+C D1+B D2+BCD3+AD4+ACD5+ABD6+ABCD7S3.6.2数据分配器数据分配器是数据选择器的逆过程，它是一个能将一路数据分配到按地址要求的输出端的电路，是单输入多输出的组合电路，图3-22是四路数据分配器的逻辑图，D为被传送的数据输入端，A、B是地址控制端，Y0Y3为数据输出端。由图可写出表达式。Y0=DY1=BDY2=AD Y3=ABD图3-22四路数据分配器由式得出其真值表如表3-13所示表3-13四路数据分配器真值表A BY0 Y1 Y2 Y30 00 11 01 1D 0 0 00 D 0 00 0 D 00 0 0 D3.7 比较器在数字控制设备中，经常需要对两个数进行比较，以判断它们的相对大小，是否相同，能完成上述功能的电路称为比较器。3.7.1 同比较器比较两个数是否相同的电路称同比较器，设计一个比较一位二进制代码A和B是否相同的比较器。用F表示比较结果，F=1时表示相同，F=0表示不相同。列出真值表如表3-14所示：表3-14一位同比较器的真值表A BF0 00 11 01 11001由表3-14写出：F=+AB=用一个同或门即可实现，如图3-23所示：图3-23一位同比较器3.7.2大小比较器比较两个数的相对大小的电路称大小比较器。1. 一位二进制数码大小比较器比较数A与数B的大小，应该有三种可能：A=B，AB，AYB=1表示AB，YAYB=1，表示AYB YAYB=AYAYB YAB3 X X XA3B2 X XA3=B3 A2B2 X XA3=B3 A2B1 XA3=B3 A2=B2 A1B0A3=B3 A2=B2 A1=B1 A0YB=A33+A22+A11+A00YAB和AB端接低电平，A=B端按高电