（微电子学与固体电子学专业论文）基于ahb总线的sdsdhcmmc控制器设计及验证.pdf

摘要 摘要 随着s o c ( s y s t e mo i lc h i p ) 芯片复杂度的提高，口核复用( i n t e l l e c t u a lp r o p e r t y c o r er e u s e ) 技术开始成为当今s o c 设计中的一个热点，它可以使设计者专注于 整个系统的设计，充分利用已有资源，提高设计速度，降低芯片开发成本。 为了满足s o c 芯片对s d 卡( s e c u r ed i g i t a lc a r d ) s d h c 卡( s e c u r ed i g i t a lh i g h c a p a c i t yc a r d ) m m c ( m u l t i m e d i ac a r d ) 高速存取数据的要求，本文设计了基于高 速a h b ( a d v a n c e dh i g h p e r f o r m a n c e8 u s ) 总线并支持d m a ( d i r e c tm e m o r y a c c e s s ) 传输的s d s d h c m m c 控制器i p ，借助于a h b 的标准接口和丰富灵活 的配置可以方便地将该i p 集成于s o c 芯片中。 论文介绍了s d 卡规范和l i b 规范，并对其传输协议进行了简单分析。确 定了控制器的接口和规格后，论文提出了控制器的设计方案，然后按自项向下的 设计思想对控制器进行了模块划分并给出了各模块的实现方法。在不致消耗过多 硬件资源的前提下，控制器提供了尽可能多的可配置功能来提高其做为i p 核的 可重用性。控制器r t l ( r e g i s t e r t r a n s f e r l e v e l ) 级设计完成后，论文建立了s d 卡 模型和a h bm a s t e r 模型并通过所构建的仿真环境完成了控制器的功能仿真。同 时，论文编写了控制器的驱动软件并完成了控制器的f p g a ( f i e l dp r o g r a m m a b l e g a t e a r r a y ) 验证，实现了对s d 卡的初始化和高速读写。 论文所完成的s d s d h c m m c 控制器i p 设计达到了设计要求，并将被集成 于某具有自主知识产权的多媒体s o c 芯片中。 关键词s d 卡：a h b 总线；控制器；设计；验证 北京t 业大学t 学硕士学位论文 a b s t r a c t w i t ht h ei n c r e m e n to ft h ec h i pc o m p l e x i t y , i pc o r er e u s et e c h n o l o g yi sb e c o m i n g ak e yp o 血i ns o c d e s i g n i tm a k e st h ed e s i g n e rt ob ea b s o r b e di nt h es y s t e md e s i g n , i nu s eo ft h ee x i s t i n gr e s o u r e f f i c i e n t l y , i ns h r i n k i n gt h ed e s i g np e r i o d , a n di n r e d u c i n gt h ec h i pd e v e l o p m e n tc o s t i no r d e rt om e e ts o c sr e q u i r e m e n to fs d s d h c m m ch i 曲s p e e da c e e s $ ，a n a h b - b a s e ds d s d h c m m cc o n t r o l l e ri ph a sb e e nd e s i g n e di n t h i sp a p e r , w h i c h s u p p o r t sd m a t r a n s f e r s t h i sc o n t r o l l e rc a nb ei n t e g r a t e di n t 0d i f f e r e n tk i n ds o c ， r e c u r r i n gt ot h es t a n d a r di n t e r f a c ea n dt h ef l e x i b l ee o n f i g t t r a t i o no f a h b t h es p e c i f i c a t i o n so fs dc a r da n da h ba r ei n t r o d u c e df i r s ta n dt h e nt h e t r a n s p o r tp r o t o c o l sa l ea n a l y z e di nt h i sp a p e r a f t e rc o n f i r m i n gt h ei n t e r f a c ea n d s p e c i f i c a t i o no ft h ec o n t r o l l e r , t h ed e s i g n s c h e m ei s p r o v i d e d t h e n , p a p e r a c c o m p l i s h e st h ew o r ko fm o d u l e sp a r t i t i o nu s i n gt h et o p - d o w nd e s i g nm e t h o d o l o g y , a n dp r e s e n t st h ei m p l e m e n t i n gm e t h o d so fe a c hm o d u l ei nd e t a i l o nt h ep r e m i s eo f c o n s u m m i n gl e s sh a r d w a r er e s o u r c e s ，t h ec o n t r o l l e rp r o v i d e sc o n f i g u r a b l ef u n c t i o na s m o r ea sp o s s i b l et oi m p r o v et h er e u s a b i l i t yo ft h ei t sa f t e rf i n i s h i n gt h ec o n t r o l l e r r t ld e s i g nf l o w , as dc a r dm o d e la n da h bm a s t e rm o d e lh a v eb e e nu p b u i l ti nt h i s p a p e r s u b q u e n t l y ，t h ef u n c t i o ns i m u l a t i o no fc o n t r o l l e rh a sb e e ni m p l e m e n t e d t h r o u g hae f f e c t i v e s i m u l a t i o ne n v i r o n m e n t m e a n w h i l e ，t h ec o n t r o l l e rd r i v i n g s o f t w a r eh a sb e e nd e v e l o p e da n dt h ei n i t i a l i z a t i o na n dr e a dw r i t eo p e r a t i o no ft h es d c a r dh a sb e e nr e a l i z e dt h r o u g ht h ef p g av e r i f i c a t i o n t h es d s d h c m m cc o n t r o l l e ri pd e s i g n e di nt h i sp a p e rs a t i s f i e st h ed e s i g n r e q u i r e m e n ta n dw i l lb ee m b e d d e di n t oas o cc h i pw i t ha l li n d e p e n d e n ti f , w h i c hw i l l b ep u ti nam a n u f a c t u r ef o u n d r ys o o n k e y w o r d ss dc a r d ；a h b ；c o n t r o l l e r ；, d e s i g n ；v e r i f i c a t i o n 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他 人已经发表或撰写过的研究成果，也不包含为获得北京工业大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 关于论文使用授权的说明 弘心7 5 弓口 本人完全了解北京工业大学有关保留、使用学位论文的规定，即：学校有权 保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部或部 分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 签名：己虽 导师签名：z 墨j 垒型瑶日期：二坐3 6 。 绪论 1 1 课题背景 第一章绪论弗一早三百比 1 1 1 半导体存储卡市场现状 近年来，以手机、m p 3 、m p 4 、数码相机等为代表的便携式多媒体电子设备 的发展和普及，对存储设备的容量、体积和功耗提出了越来越高的要求。目前市 场上便携式多媒体电子设备除了通过内置闪存芯片或微硬盘等外，通常通过外接 存储卡的方式实现大容量存储，这大大刺激了半导体存储卡市场的发展。 表1 - 12 0 0 6 - 2 0 0 8 存储卡销售量 t a b l e1 - 12 0 0 6 - 2 0 0 8m e m o r yc a r ds a l e sv o l u m e 年份 销售量( 万片) 增长率 2 0 0 6 年2 4 3 4 28 0 1 2 0 0 7 年4 2 6 9 67 5 4 2 0 0 8 年4 5 7 5 97 2 由表1 - 1 中数据可见，存储卡的销售量在2 0 0 6 年和2 0 0 7 年取得了井喷式的 发展，年增长率在7 5 以上，到2 0 0 8 年，由于2 0 0 7 年销售基数的庞大，增长速 度明显放缓，但仍取得了7 2 的增长速度。 表1 22 0 0 6 2 0 0 8 存储卡销售额 t a b l e1 - 22 0 0 6 - 2 0 0 8m e m o r yc a r ds a l e s 年份 销售额( 亿元) 增长率 2 0 0 6 年6 8 65 4 3 2 0 0 7 年 7 1 44 1 2 0 0 8 年5 7 51 9 5 存储卡销售量剧增的同时，销售价格一路走低。对比表1 1 与表1 2 中数据 可见，存储卡销售额并不像销量那样增长迅速，2 0 0 7 年销售额增长率仅为4 1 ， 甚至在2 0 0 8 年出现了高达1 9 5 的负增长。存储卡的售价正以超出存储卡销量 增速的速度在下降，对消费者来说，这无疑是一个好消息。赛迪顾问消费电子产 业研究中心预测，未来几年由于便携式多媒体电子设备的持续发展，存储卡销量 北京工业大学工学硕士学位论文 仍将以较高的速度增长，见图l l 。 图1 - 12 0 0 9 2 0 11 存储卡销量预测 f i g u r el 12 0 0 9 2 0 1 1m e m o r yc a r ds a l e sf o r e c a s t 目前市场上存储卡的种类较多，如：s d 卡、m m c 卡、m s 记忆棒、c f 卡 等。两大主力阵营为s d 联盟( 以s d 卡为代表) 和m m c 联盟( 以m m c 卡为 代表) ，其中s d 联盟后来居上，到2 0 0 6 年，s d 卡已占据了6 0 以上的市场份 额，预计到2 0 1 0 年将超过7 0 ；m m c 卡则由于s d 卡插槽对m m c 的兼容性， 仍保有一定的销量；m s 记忆棒由索尼控制，技术和市场均较为封闭，通常只用 于索尼自家的电子产品中；c f 卡由于大容量和高速度曾经在数码相机领域占据 绝对主导地位，但目前其地位已基本被s d 卡取代，仅存于单反数码相机领域。 1 1 2s 0 0 及ip 核概述 便携式多媒体电子产品朝小型化、低功耗和高配置发展已是必然趋势【l 】，这 些产品多采用s o c ( s y s t e mo nc h i p ) 的实现方式，这将极大的降低产品成本。 在s o c 芯片的选择上，市场更倾向于使用那些接口丰富、开发便捷、功能强大 的s o c ，因此一款成功的s o c 芯片必须能支持一些常用的接口，如s d r a m ( s y n c h r o n o u sd y n a m i cr a n d o ma c c e s sm e m o r y ) 、n o rf l a s h 、s d 卡接口等。 s o c 是指在一块芯片上集成整个电子系统，这是在2 0 世纪9 0 年代出现的的 概念。它是集成电路技术中发展较快的方向，己经成为了超大规模集成电路发展 的趋势和主流。传统的集成电路设计技术注重模块的功能设计，模块重用性差， 侧重于电路的集成。而s o c 设计技术侧重于整个系统的集成，其重点为系统功 能的分析、软硬件协同设计与验证、i p 核的生成与复用、多层次验证环境、可 测性设计和低功耗设计等。 i p 核是先前设计好的电路功能模块，而i p 核的使用是当前s o c 设计的显著 特征。s o c 开发者可以通过购买或自己设计i p 核，利用这些现有的资源，加快 绪沦 设计和验证工作的进度，提前产品的上市时间，这是现代电子产品能否成功的一 个重要因素。s o c 中的i p 复用不同与传统设计中的复用概念，前者的复用规模 更大，范围更广；其次传统复用局限于设计小组内部，或针对特定的工艺，是在 封闭流程中的复用。而i p 复用技术是一个开放的概念，一个i p 可以在不同工艺 中被不同的团队所复用。 在实际设计中，对各种i p 核的有效互联受到重视。为了更快速、高效的集 成d 核，迫切需要一种标准的互联方案，从而产生了片上总线( o nc h i pb u s ， o c b ) 技术。目前已经有四种片上总线标准较有影响力：a r m 公司的a m b a ( a d v a n c e dm i c r o p r o c e s s o rb u sa r c h i t e c t u r e ) ，i b m 公司的c o r e c o n n c c t ，s i l i c o r e 公司的w i s h b o n e 和a l t e r a 公司的a v a l o n 。他们各自的特点是：a m b a 总线拥有 较多的第三方支持，被大多数a r m 公司的合作伙伴采用，己经得到广泛的使用； w i s h b o n e 具有简单性和灵活性，并且只有一个接口标准，不需片上总线的桥接 设备，关键是完全免费；c o r e c o n n e c t 经过精心的设计，可拥有很多特性，适用 于较为复杂的s o c 设计，这些特性在嵌入式设计中不常用；a v a l o n 主要用于a l t e r a 公司的可编程器件中，最大优点是配置简单，可以由e d a 工具快速生成。由于 本课题设计的s d s d h c m m c 控制器i p 面向的是基于a r m 内核的s o c ，所以 选用a m b a 协议中的a h b 作为片上总线。 图1 2 展示了一个典型的i p 核开发过程。在i p 的开发过程中，前期的r t l 代码仿真验证也越来越重要，因为很多经验说明，全面的r t l 代码验证可以及 早发现代码的问题，大大缩短项目开发的周期，降低设计后期的风险。当前，大 规模s o c 芯片的前端设计流程中，其验证主要是针对r t l ( r e g i s t e rt r a n s f e r l e v e l ) 代码的验证，验证工作量已占6 0 至7 0 之间，而系统级描述等设计工 作量仅占3 0 左右【3 】，对i p 核的验证工作将直接关系到这个i p 的商业化前景和 市场接受度。 1 2 课题研究目标及意义 本文介绍的s d s d h c m m c 控制器i p 设计及验证项目来源于国内某公司的 商业项目，其首要目标是为一款用于数字电视码流处理的s o c 芯片提供一个高 效可靠的s d s d h c m m c 接口。 该s d s d h c m m c 控制器i p 的实现具有如下意义： 1 为s o c 芯片提供对s d s d h c m m c 的数据读写。 2 为目标s o c 芯片提供对数字电视t s 流的录制和回放功能的支持。该功能 对数据传输的速度有较高的要求，因此该控制器i p 采用了高速的a h b 接 口，并提供了对d m a 传输的支持。 北京工业大学t 学硕士学位论文 3 标准的a h b 接口和丰富灵活的配置使得该控制器i p 可复用于其他基于 a r m 处理器内核的s o c 芯片中。 1 2 课题研究内容 图i - 2 i p 核设计流程 f i g u r ei - 2i pc o r ed e s i g nf l o w 本文的研究内容分为s d s d h c m m c 控制器的设计和s d s d h c m m c 控制 器的验证两部分。 在控制器的设计过程中，除了针对目标s o c 的特殊应用需求进行相应优化 外，同时提供多种配置来提高该控制器作为一个i p 的可复用度。如可配的插拔 卡检测电平来适应不同类型的卡座，f i f o ( f i r s ti nf i r s to u t ) 4 1 接口的多种访问 方式来适应不同类型的d m a 控制器【5 】等。 为了实现对s d s d h c m m c 的高速读写，本文设计的控制器采用了高速的 绪论 a h b 【6 l ( a d v a n c e dh i g j l - p e r f o r m a n c eb u s ) 接口并支持d m a 传输。控制器将包 含以下模块： ( 1 ) a h bs l a v e 接口模块 ( 2 ) 时钟控制模块 ( 3 ) 命令回复控制模块 ( 4 ) 数据控制模块 ( 5 ) 寄存器组和d m a 接口模块 为了验证该控制器，建立了相对完善的仿真环境，设计了s d 卡仿真模型、 a h bm a s t e r 的仿真模型，对控制器进行了详细的功能仿真【7 】。功能仿真完成后， 进行了f p g a 验证，编写了相应的驱动程序，实现了对s d s d h c m m c 的初始 化、读写、擦除等操作 s d 膏及a h b 总线相关规范 第二章s d 卡及a h b 总线相关规范 2 1s d 卡简介 2 1 1s d 卡与m m c 卡的关系 m m c 卡由西门子公司和s a n d i s k 公司于1 9 9 7 年推出。1 9 9 8 年1 月十四家 公司联合成立了m m c 协会( m u l t i m e d i ac a r d a s s o e i a t i o n ，简称m m c a ) ，现在 已经有超过8 4 个成员。m m c 的发展目标主要是针对数码影像、音乐、手机、 p d a 、电子书、玩具等产品，号称是当时世界上最小的f l a s hm e m o r y 存贮卡， m m c 把存贮单元和控制器一同做到了卡上，智能的控制器使得m m c 保证兼容 性和灵活性。 松下、东芝和s a n d i s k 组成的s d 联盟于2 0 0 0 年3 月首次推出了s d 卡规范 1 0 版本。s d 卡实际上由m m c 发展而来，其物理规格和传输协议均来自m m c ， 并在m m c 的基础上进行了相应的扩展，这些扩展主要包括可选的4 位数据总线 和数字版权管理技术。s d 卡规范将数据线位宽扩展至4 位，传输速度得到了巨 大的提升，在最高总线时钟频率2 5m h z 下可达到1 2 5m b s 的瞬时传输速度。 2 0 0 6 年9 月，s d 卡规范2 0 版本发布。最高时钟频率从1 0 版本的2 5m h z 提高 到5 0 z ，并使用s d h c ( s e c u r ed i g i t a lh i g hc a p a c i t a n c e ) 来标志容量在2 g b 一3 2 g b 的s d 卡，s d 卡在速度和容量上得到了又一次提升【8 l 【9 】。 由于s d 卡继承了m m c 卡的技术和规范，s d 卡从设计之初便兼容于i v l m c 卡。s d 规范中也明确指出，s d 卡规范是m m c 规范的一个超集。实际上，m m c 卡也确实可以工作在带有s d 卡插槽的设备上。按s d 卡规范2 0 版本设计的s d 卡控制器可以同时兼容s d 卡、s d h c 卡和m m c 卡。因此在本论文中，将对s d 卡的研究做为s d 卡、s d h c 卡和m m c 卡研究的代表，也将s d 卡控制器来做 为对s d s d h c m m c 控制器的简称。 北京工业大学t 学硕士学位论文 2 1 2s d 卡接口 图2 1s d 卡结构 f i g u r e2 - 1s dc a r da r c h i t e c t u r e s d 卡结构见图2 1 。s d 卡规范规定s d 卡必须支持2 种接口模式：s d 模式 和s p i ( s e r i a lp e r i p h e r a li n t e r f a c e ) 模式。s d 模式可使用l 位或4 位s d 总线进 行数据传输，而s p i 模式则使用传统的s p i 接口进行数据传输。s d 模式下的4 位数据传输可充分发挥s d 卡的速度优势，s p i 模式则使s d 卡可兼容于市面上 大量的支持s p i 接口的m c u ( m i c r oc o n t r o lu n i t ) t l o 】。s d 卡在s d 模式和s p i 模 式下的管脚分配见表2 1 。 表2 1s d 卡管脚分配 s d 模式s p i 模式 管脚号 名称说明名称 说明 lc d d a t 3 卡检测数据3 c s片选 2c m d 命令 d i数据输入 3v s s l 地1v s s l 地 4v d d 电源v d d 电源 5c l k时钟 s c l k 时钟 s d 及a h b 总线卡订关规范 6v s s 2 地2 v s s 2 地2 7d a t o 数据0 d o 数据输出 8d a t l 数据1 9d a r 2数据2 s d 卡上所有单元由内部时钟发生器提供时钟。接口驱动单元同步外部时钟 的d a t 和c m d 信号到内部的时钟【1 1 】。s d 卡内有6 个字节长度不等的寄存器， 见表2 2 。 表2 - 2s d 卡寄存器 t a b l e2 - 2s dc a r dr e g i s t e r 寄存器名称字节长度描述 c 1 6s d 卡的i d 号 r c a2 卡的本地系统地址。由卡和控制器在初始化时决定 驱动状态寄存器。可通过设置一定工作条件( 如传 d s r2 输速率、卡的个数等) 来提升s d 总线性能 特性数据寄存器。用于提供访问该卡所需的信息 c s d1 6 ( 如卡读写时工作电流、读写速度等) 。 配置寄存器。识别卡对s d 规范中特定功能的支持 s c r8 程度( 如加密保护、总线位宽等) 。 操作条件寄存器。提供s d 卡支持的工作电压范围 o c r4 和p o w e r u p 状态标志。 2 1 3s d 卡传输协议简介 由于本文介绍的s d 卡控制器采用了s d 总线，此处仅对s d 总线下的传输 协议做简单介绍。表2 3 为s d 传输的时序符号。 表2 - 3s d 卡时序符号 t a b l e2 - 3s dc a r dt i m i n gs y m b o l s 开始位( = “0 ”) t 传输位( h o s t = “1 ”，c a r d = “0 ”) p 一个周期的上拉( = “1 ”) e 结束位( = “1 ”) z 高阻 d 数据位 x 无关的数据位 北京工业大学丁学硕七学位论文 重复 c r c 循环冗余校验位 豫移7 “ c a r d 驱动 狁 h o s t 驱动 s d 传输的内容分命令、回复、数据三种格式。 命令全部为4 8 比特，其格式如表2 - 4 所示。 表2 - 4s d 命令格式 t a b l e2 - 4s dc o m m a n df o r m a t 比特位置4 7 4 6 4 5 ：4 0 【3 9 ：8 】【7 ：1 】 o 位宽 l163 2 71 值 “0 “l xxx“l 说明开始位传输位i n d e x a r g u m e n t c r c 7结束位 回复分为r 1 、r l b 、r 2 、r 3 、r 6 、1 1 7 六种，其中r 1 、r i b 、r 3 、r 6 、r 7 为4 8 比特，结构与命令结构基本相同。r 2 为1 3 6 比特，用于读取s d 卡的c i d c s d 寄存器内容。典型的r 1 与r 2 型回复格式分别如表2 5 、表2 6 所示。 表2 5 r l 回复格式 t a b l e2 - 5r 1r e s p o n s ef o r m a t 比特位置4 74 6 【4 5 ：4 0 】【3 9 ：8 】【7 ：1 】 0 位宽ll 6 3 2 71 值 “0 “o xxx“l 说明开始位传输位i n d e x c a r ds t a t u sc r c 7 结束位 表2 - 6 1 1 2 回复格式 t a b l e2 - 6r 2r e s p o n s ef o r m a t 比特位置1 3 51 3 4 1 3 3 ：1 2 8 】【1 2 7 ：1 】 o 位宽ll61 2 7 l 值 “o “0 “l l l l l l ”x“l 说明开始位传输位i n d e xc i d c s d 寄存器内容结束位 s d 卡命令回复时序如图2 - 2 ： 卜命令一 _ 一同复一 l 3 t d l ! l ! i 竺竺! l 堕l ! i ! l ! 跬i ! ! l 匕i ! l 竺竺! l 坚匕j ! i ! l 图2 - 2s d 命令一回复时序 f i g u r e2 - 2s dc o m m a n d - r e s p o n s et i m i n g s d 及a h b 总线相关规范 s d 总线空闲状态下c m d 、d a t 0 - , - 3 均处于上拉的高阻态。发送命令时，s d 卡控制器开始驱动s d 总线，并依次发送命令开始位、传输位、命令内容、c r c 和结束位。命令发送完毕后停止驱动c m d 线，c m d 线恢复上拉的高阻态。两 个周期后，卡开始驱动c m d 线至高电平，若干个周期后，卡发送回复至c m d 线，回复结束位发送后，卡停止驱动c m d 线，c m d 线回复上拉的高阻态。 s d 卡读写数据时序分别如图2 3 、图2 _ 4 所示。 读数据时c m d 线上的时序与普通命令回复时序相同，不同的是在卡开始驱 动c m d 线时，也同时开始驱动d a t 0 线( 4 比特s db u s 下为d a t 0 d a t 3 ) ， 在卡发送回复的过程中，如卡已准备好读数据，则依次发送开始位、数据块、1 6 比特c r c i l 2 】、结束位。 写数据的过程为s d 卡控制器向s d 卡发送写命令，卡发送回复表示可以接 收数据，然后控制器开始驱动d a t 线，发送开始位、数据块、1 6 比特c r c 和 结束位后，停止驱动d a t 线。两个周期后，卡开始驱动d a t 线，发送开始位、 c r c 状态和结束位。若写数据的c r c 检查失败，则返回3 比特c r c 状态舻1 0 1 ”， 否则返回c r c 状态“0 1 0 ”表示接收数据成功，并开始将该数据块从卡缓存烧写 至内部n a n df l a s h 中，同时将d a t 0 线拉低直至烧写完成。 卜一命令一卜一回复_ 1 圈丑三亟蛋至丑亚叠珏互圆叠互亟丑亟卫涎 卜读数据一 d a t 图2 - 3s d 读数据时序 f i g u r e2 3s dr e a dd a t at i m i n g 卜一 卡回复一 豳滋葱凌滋琵凌羽涎正 二二二二二蔓! 二二二二二二二 l 一 写数据 一 卜c l i c 状态- + - 忙 - q d a t 图2 - 4s d 写数据时序 f i g u r e2 4s dw r i t e sd a t at i m i n g 北京t 业大学工学硕士学位论文 2 2a h b 总线规范 2 2 1a m b a 总线概述 a 2 v i b a ( a d v a n c e dm i c r o c o n t r o u e rb u sa r c h i t e c t u r e ) 总线规范是a r m 公司 设计的一种用于高性能嵌入式系统的总线标准。它独立于处理器和制造工艺技 术，增强了各种应用中的外设和系统宏单元的可重用性。f l v i b a 总线规范是一 个开放标准，可免费从a r m 获得。目前，a m b a 拥有众多第三方支持，被a r m 公司9 0 以上的合作伙伴采用，在基于a r m 处理器内核的s o c 设计中，已经成 为片上互联的实际标型1 3 】。f l v i b a 总线规范2 0 于1 9 9 9 年发布，该规范引入的 先进高性能总线( 6 岫) 是现阶段l m b a 实现的主要形式。a h b 的关键是对接 口和互连均进行定义，目的是在任何工艺条件下实现接口和互连的最大带宽。 a h b 接口己与互连功能分离，不再仅仅是一种总线，而是一种带有接口模块的 互连体系。 , m v i b a 规范定义了三条可以组合使用的不同类型的总线： ( 1 ) a h b ( a d v a n c e dh i g h p e r f o r m a n c eb u s ) ：适用于高性能和高时钟频率 的系统模块。它作为高性能系统的骨干总线，主要用于高性能和高吞吐量设备之 间的连接，如c p u 、片上存储器、d m a 设备和d s p 或其它协处理器等。 ( 2 ) a s b ( a d v a n c e ds y s t e mb u s ) ：适用于高性能的系统模块。在不必要适 用a h b 的高速特性的场合，可选择a s b 作为系统总线。它同样支持处理器、片 上存储器和片外处理器接口与低功耗外部宏单元之间的连接。其主要特性与 a h b 类似，主要不同点是它读数据和写数据采用同一条双向数据总线。 ( 3 ) a p b ( a d v a n c e dp e r i p h e r a lb u s ) ：适用于低功耗的外部设备，它已经 过优化，以减少功耗和对外设接口的复杂度；它可连接在两种系统总线上。虽然 a h b 和a s b 都可以连接高性能模块，但是a h b 推出相对较晚，性能更高，增 加了综合优化和时序验证，是a s b 的扩展和增强版本。典型的基于a 2 v l b a2 0 总线结构如图2 5 所示。 蛆v b a 总线规范主要设计目的如下： ( 1 ) 满足具有一个或多个c p u 或d s p 的嵌入式系统产品的快速开发要 求； ( 2 ) 增加设计技术上的独立性，确保可重用的多种i p 核可以成功地移植 到不同的系统中，适合全定制、标准单元和门阵列等技术； ( 3 ) 促进系统模块化设计，以增加处理器的独立性： ( 4 ) 减少对底层硅的需求，以使片外的操作和测试通信更加有效。 s d 及a h b 总线相关规范 枷b 鹏脚 图2 5 典型的a m b a 2 0 总线结构 f i g u r e2 - 5t y p i c a la m b a 2 0b u sa r c h i t e c t u r e 2 2 2a h b 传输协议简介 a h b 总线是针对于s o c 设计中高速、高效、高带宽的系统总线而规定的， 主要有以下特点： ( 1 ) 支持固定长不固定长度的b u r s t 传输，还可以选择递增( i n c r ) 或卷绕 ( w r a p ) ： ( 2 ) 支持砌玎r y s p u t 传输，使s l a v e 可以参与总线仲裁： ( 3 ) 支持多个主设备的总线管理，总线使用权切换在一个时钟周期内完 成： ( 4 ) 支持更宽的数据总线( 8 到1 0 2 4 比特) ，读写数据总线分离； ( 5 ) 支持地址传输与数据传输分离的流水线操作，一次传输只需要一时钟 周期。 a h b 总线结构如图2 - 6 所示。 其主要的组成部分及其作用如下： 总线主设备( m a s t e r ) ：主设备是系统中发起数据传输的设备，可以初始化读 和写。只有主设备允许在任意时刻使用总线。a h b 可以有一个或者多个主设备。 主设备可以是r i s c 处理器、d s p 以及d m a 控制器等，只要是可以启动和控制 总线操作的部分。主设备在功能上可以分为两个部分：主设备功能部分和a i i b 接 口逻辑部分。 总线从设备( s l a v e ) ：从设备负责响应主设备的传输请求，并与主设备配合共 同实现数据传输。从设备通常是复杂程度小足以成为主设备的固定功能块，例如 外存接口、总线桥接口以及任何内存都可以是从设备，系统的其他外设也包含在 北京t 业大学t 学硕士学位论文 a h b 的从设备中。从设备向主设备发出的反馈信号有：成功、失败、等待和s p l i t 等。a h b 从设备可以支持r e t r y s p l i t 操作，用于从设备对总线的仲裁提出要 求，但并不规定每一个从设备必须支持s p l i t 操作。 图2 - 6 a h b 总线结构 f i g u r e2 - 6a h bb u sa r c h i t e c t u r e s 总线仲裁器( a r b i t e r ) ：总线仲裁器在多个主设备的系统中负责总线仲裁， 保证在任何时候只有一个主设备可以启动数据传输。a h b 采用集中控制方式， 每个主设备与总线仲裁器之间都有独立请求与应答信号。a h b 最多支持1 6 个总 线主设备。当总线空闲的时候，总线使用权被授予默认的主设备。此时该默认的 总线主设备负责向总线发出i d l e 传输。a r b i t e r 还负责给出总线多路转换器的控 制信号、对s p l i t 操作的支持等。a h b 没有规定具体的总线优先算法。一般来 说对于一个特定的系统仲裁协议都是固定好的，例如固定优先级算法和循环优先 级算法，用户可以根据实际的情况选择适当的仲裁协议。 中央译码器( d e c o d e r ) ：译码器负责实现系统的地址映射意图，d e c o d e r 通过 s d 忙及a h b 总线桐关规范 地址信号的译码产生从设备的选择信号，并负责总线多路器控制。没有任何从设 备被选定时默认的从设备发出o k a y 应答。 一个简单的a h b 传输如图2 7 所示。 一 删惦墙一一 响嘲 一 r ilil ) o ( 麟舡 ) o ( 一 烈) 0 ) 。(照 嘶 ) 0 ) 。( | |a| l l l i ) o () 。(照 vvd 瞻 脏 ( 图2 7 简单a h b 传输 f i g u r e2 - 7b a s i ca r bl a d l l s f t ! l a h b 传输分为地址阶段( a d d r e s sp h a s e ) 和数据阶段( d a t ap h a s e ) 两个部分。 地址阶段用于m a s t e r 传送地址和控制信息，s l a v e 在下一个时钟上升沿采样这些 信息。地址阶段用于m a s t e r 和s l a v e 间传输数据。如果s l a v e 没有准备好数据传 输，则可拉低h r e a d y ，让m a s t e r 进行等待；s l a v e 准备好数据传输之后再拉高 h r e a d y ，同时发出或采样数据，传输完成。 a h b 为了提高总线效率，采用两级流水线结构，本次传输的地址阶段和上 次传输的数据阶段在时间上重叠，以加倍总线的带宽。 本章小结 本章主要介绍了与s d 卡控制器设计相关的两个规范。第一部分首先对s d 卡的历史和物理接口做了简单介绍，然后结合时序图对s d 卡的命令、回复、读 数据、写数据的时序进行了简单说明。第二部分介绍了a h b 总线规范。首先对 a h b 所属的a m b a 总线进行了概述，然后对基础的a h b 传输协议进行了分析。 一ii=一|i|i s d 乍控制器的设计 第三章s d 卡控制器的设计 3 1s d 卡控制器规格特色 兼容s d 卡规范2 0 3 2 字节f i f o ( f i r s ti nf i r s to u t ) 用于数据发送接收 7 位及1 6 位c r c ( c y c l i c a lr e d u n d a n c yc h e c k ) 硬件生成及检测 支持a u t oc m d l 2 功能1 1 5 】 支持b l o c ks i z ei - 5 1 2 支持d m a 传输 支持1 位及4 位s d 总线 可配置的输出s d 时钟频率。( 依赖于系统a h b 时钟频率) 3 2s d 卡控制器的接口 s d 卡控制器在系统中的作用相当于c p u 到s d 卡之间的一个桥梁，因此s d 卡控制器主要有两个接口：与c p u 的接口和与s d 卡的接口。由于本s d 卡控制 器面向的s o c 芯片对传输速度有很高的要求，因此与c p u 的接口我们选择了速 度较高的a h b 总线，同样与s d 卡的接口选择了速度更高的s d 总线。除此之 外，控制器还包括其他一些接口信号，如中断信号、d m a 请求信号、电源控制 信号等。表3 1 为详细的s d 卡控制器接口。 表3 is d 卡控制器接口 t l b l e3 1s dc a r dc o n t r o l l e ri n t e r f a c e a h b 接口 c l ki 无 1 时钟 r s tnio1 异步复位 h a d d ri无6a h b 地址 h t r a n si 无 2a h b 传输类型 h w r i t eilla h b 写使能 h s i z ei无2a h b 传输位宽 h b u r s ti 无 3 a h b 突发传输类型 h w d a t ai 无 3 2a h b 写数据 h r d a t a o 无3 2a h b 读数据 一一 北京t 业大学工学硕士学位论文 h r e a d y ool la h b 准备好输出 h r e a d i11a h b 准备好输入 h s e lill片选 s d 总线接口 s d c l ko 无 l s d 总线时钟 c m d ii无 lc m d 输入 c ) oo无lc m d 输出 c m d o e n o01c m d 输出使能 d a t o ii 无 ld a t 0 输入 d a t l i i 无 ld a t l 输入 d a t 2 i i 无1d a t 2 输入 d a r 3 ii无d a t 3 输入 d a t o oo 无 ld a t 0 输出 d a t l oo 无 1d a t l 输出 i 玎2 0o无ld a t 2 输出 d a r 3 0o无ld a t 3 输出 d a t o o e n o01d a t 0 输出使能 d a t 1 3 0 e n o0l d a t i d a t 3 输出使能 其他信号 d r e q o l1d m a 请求 s d i n t o 11中断信号 i n t 1m s il1l m s 时钟脉冲 s d d e t 10ls d 卡插拔检测 s dp w rnool s d 卡电源控制 s dw pi11 s d 卡写保护控制 3 3s d 卡控制器的模块划分及实现 s d 卡控制器的模块划分如图3 1 所示。 本文设计的s d 卡控制器是一个基于a m b a 的a i i b 总线的外设类i p ，控制 器的工作时钟将由a h b 总线上的h c l k 端口来提供。该a h b 总线时钟频率为 1 0 0 兆赫兹，s d 卡则最高工作于5 0 兆赫兹，因此s d c l k 可通过将h c l k 分频 得到。由于s d 卡在不同工作阶段对频率有不同要求，因此必须有一个频率可调 的s d c l k 控制模块，该模块直接控制s d 总线上的c l k 线。 s d # 控制器的设计 鼍皇量皇璺鲁曼鼍曼| 鼍量鼍i m mm m。 m 一 =-m,pm 置置量