（微电子学与固体电子学专业论文）soisige器件的研究.pdf

摘要 本论文对s o i 部分耗尽m o s f e t ( s o lp d m o s f e t ) 和s i g e 沟道 p - m o s f e t ( s i g ep - m o s f e t ) 的性能进行了研究。 s o l 部分耗尽m o s f e t 相对于体硅m o s f e t 而言，具有许多优点：源漏结 寄生电容较小，工作速度较快，截止漏电流小，功耗较低，短沟道特性较好，抗 辐射能力较强，工艺较简单，并且消除了c m o s 电路中的闩锁效应，能够构成 动态阈值电压m o s f e t ( d t m o s ) 和b i m o s 混合模式晶体管( b m h m t ) ， 进一步提高器件的工作速度和驱动能力。但是s o lp d m o s f e t 中由于中性硅本 体的存在，故存在寄生晶体管效应，通过把硅本体引出接一固定电位，可以有效 地避免该效应。实验研究表明了在硅本体与栅极相接的情况下，由于器件阈值电 压降低，并且横向寄生晶体管导通，相对于硅本体引出接地的情况有更高的驱动 能力。 ( s i g e 沟道p - m o s f e t 中，因为在s i g e 应变层中载流子的迁移率较高，并且 由于s i g e 的禁带宽度小于s i ，在s i g e 层中将形成空穴陷阱，使得载流子受限于 迁移率较高的s i g e 层中，另外s i 覆盖层的存在使得s i g e 层中的载流子免受 s i s i 0 2 界面的散射，所以s i g e 沟道p - m o s f e t 的驱动能力比s ip - m o s f e t 高， 这在我们的实验研究中也得到了证明。s i g e 淘道p - m o s f e t 和s ip - m o s f e t 的 工艺基本上是相容的，因此在集成电路中用s i g e 沟道p - m o s f e t 代替s i p - m o s f e t 能够有效地提高电路的工作性能。卜 v 关键词： s o l 部分耗尽m o s f e t 镪a 巨蓼耐 弹爵文d t m o s 、b m h m t 、 s i g e 沟道p - m o s f e t ( s i 巧五田礤罾旷 _ 7 a b s t r a c t t h er e s e a r c hi sf o c u s e di nt h ec h a r a c t e r i s t i c so fs o ip a r t i a l l yd e p l e t e dm o s f e t ( s o lp d m o s f e t ) a n ds i g ec h a n n e lp - m o s f e t ( s i g ep - m o s f e t ) s o lp d m o s f e th a v em a n ya d v a n t a g e sc o m p a r e dt ob u l ks i l i c o nm o s f e t ： s m a l l e rp a r a s i t i c a lc a p a c i t a n c eo fd r a i na n ds o u r c ej u n c t i o n ，w o r k i n gf a s t e r , s m a l l e r m o s f e to f fc u r r e n t ，l o w e rp o w e r c o n s u m p t i o n ，b e t t e rs h o r t c h a n n e lc h a r a c t e r i s t i c s ， h i g h e rr a d i a t i o nh a r d e n i n ga b i l i t y , s i m p l e rf a b r i c a t i n gp r o c e s s ，n ol a t c h u pi nc m o s c i r c u i t ，b e i n ga b l et ob eu s e dt of o r md t m o s a n db m h m tw h i c hc a ni m p r o v et h e w o r k i n gv e l o c i t y a n dd r i v ec a p a b i l i t y t h e r ei s p a r a s i t i c a lb i p o l a r e f f e c ti ns o l p d m o s f e td u et ot h ee x i s t e n c eo fn e u t r a lb o d yr e g i o n p a r a s i t i c a lb i p o l a re f f e c t c a nb ea v o i d e db yc o n n e c tt h eb o d yw i t haf i x e dv o l t a g e t h ee x p e r i m e n tr e s u l t s i n d i c a t et h a tw h e nt h eb o d yi sc o n n e c t e dw i t ht h eg a t e ，t h ed e v i c eh a sh i g h e rd r i v e c a p a b i l i t y t h a nt h ec a s et h a tt h eb o d yi s g r o u n d e db e c a u s eo ft h er e d u c t i o n o f t h r e s h o l dv o l t a g ea n dt h er u m o no f p a r a s i t i cl a t e r a lb i p o l a rt r a n s i s t o r s i g ec h a n n e lp - m o s f e th a sh i g h e rd r i v ec a p a b i l i t yt h a ns ip - m o s f e t t h e r e a s o n si n c l u d e ：t h ec a r r i e rm o b i l i t yo fs i g ei sh i g h e rt h a nt h a to fs i ；t h eh o l et r a p w i l lb ef o r m e di ns i g el a y e rb e c a u s et h ef o r b i d d e nb a n dw i d t ho fs i g ei ss m a l l e rt h a n s i t h u st h ec a r t i e ri sl i m i t e di ns i g ec h a n n e lw h i c hh a s l i g h e rm o b i l i t y ；t h ee x i s t e n c e o fs i l i c o nc a p l a y e rk e e pt h ec a r r i e ri ns i g el a y e ra w a yf r o mt h es c a t t e r i n go fs i s i 0 2 i n t e r f a c e o u re x p e r i m e n tr e s u l t s p r o v e t h i st o o t h e p r o c e s s o fs i g ec h a n n e l p - m o s f e ta n ds ip - m o s f e ti sc o m p a t i b l e i tc a ni m p r o v et h ep e r f o r m a n c eo f c i r c u i tu s i n gs i g ec h a n n e lp - m o s f e ti n s t e a do fs ip - m o s f e ti ni n t e g r a t e dc i r c u i t k e yw o r d s ： s o i p a r t i a l l yd e p l e t e dm o s f e t ( s o ip d m o s f e t ) ，d t m o s b m h m t , s i g e c h a n n e l p - m o s f e t ( s i g ep - m o s f e t ) 天津大学硕七学位论文 第一章绪论 ( 一) s o i 技术 第一章绪论 s o i 是s i l i c o n o n i n s u l a t o r 的缩写，指的是在绝缘体上生长薄单晶硅膜的技 术。在s o i 绝缘衬底上的薄硅膜中制作半导体器件的想法已经提出了几十年了， 最早甚至可以追溯到1 9 2 6 年l i l i e n f i e l d 在他的专利中描述的绝缘栅场效应晶体 管( i g f e t ) ：源到漏的电流来自栅的电场控制，栅与器件的其余部分是电绝缘 的，而构成器件有源部分的是淀积在绝缘体上的半导体薄膜。从某种意义上可以 说i g f e t 是一个s 0 i 器件。 当时的技术条件不能生产正常工作的l i l i e n f i e l d 器件，一直到7 0 年代，再 结晶技术和注氧隔离( s i m o x ) 技术得到了相当发展，使得在绝缘体上能够得 到单晶硅膜，从而制作s o l 器件成为可能。8 0 年代以来，发展了许多种在绝缘 体上生长单晶硅膜的技术。其中一些技术是以外延生长为基础的，硅外延层或者 生长在覆盖硅片的绝缘层上( 同质外延技术) ，或者生长在单晶绝缘体上( 异质 外延技术) ：另一些技术是通过熔融薄硅层的再结晶获得单晶硅；还有一些技术 是利用特殊的处理方法把薄硅层从体硅中隔离出来，如利用离子束合成在硅中形 成绝缘埋层( s i m o x 等) ；最后，把薄硅片键合到绝缘体或机械衬底上( 硅片 键合技术) ，也能够得到s o i 材料。目前，硅片键合，s i m o x 和区熔再结晶( z m r ) 形成的s o i 材料已作为商品出售，材料制造商所提供的s o l 基片在膜厚度，颗 粒密度，缺陷密度和沾污程度等方面的技术指标能够满足应用要求。 多数器件可以在s o l 膜上制造，不过最适合采用s o l 技术的是c m o s 器件。 s o im o s f e t 的有源区体积小，源和漏的结面积较小，而且该器件采用全介质隔 离，在抗单粒子事件( s e u ) 、抗y 辐射和抗高温方面有良好的性能，所以s o i 技术长期以来一直主要应用于空间及军事电子领域，人们也仅仅认为s o i 技术有 可能代替在特殊场合应用的s o s ( s i l i c o n o n s a p p h i r e ) 技术。 s o lc m o s 器件相对于体硅c m o s 器件而言，具有许多明显的优点：无闩 锁效应，源、漏寄生电容小，易形成浅结，亚阈值斜率较为陡直、抗软失效能力 天津大学硕士学位论文第一章绪论 较强。s o i 器件可等比例缩小，并且当器件尺寸缩小时，隐埋氧化层厚度不必随 之按比例减小，寄生电容不会增加，这与体硅器件恰恰相反。在目前v l s i 技术 向深亚微米水平发展的情况下，和体硅器件相比，s o l 器件的寄生电容较小这一 优势显得尤为突出，因而相对于体硅电路而言，s o l 电路可以得到更高的工作速 度以及更低的电路功耗。目前，s o i 技术在c m o s 超大规模集成存储和逻辑数 字电路中日益成为有力的竞争者。对于未来的深亚微米c m 0 s 应用，s o i 技术 还存在着两个重要问题应予与解决：一个是漏结击穿电压的降低以及由寄生双极 晶体管效应引起的急返问题( s n a p b a c k ) ，另一个是s o i 薄膜中的缺陷密度。此 外，s o l 基片的成本很高( 比体硅基片高出4 0 倍以上) ，但是随着技术的进步， s o l 基片的成本有望降低，并且s o i 技术的工艺比体硅技术的工艺廉价，在深亚 微米范围内，综合考虑基片和工艺的成本，s o i 技术可能比体硅技术成本更低， 转折点大概在0 3 u m 的器件尺寸范围内。 另外，由于s o i 具有基片易于加工、器件可以实现全介质隔离以及有可能利 用其背栅等特点，现在在非常宽广的领域内开展了关于新型s o i 器件的研究。其 中一部分新型结构是从原有的体硅器件结构发展过来的，如横向s o lc o m f e t 、 高压横向m o s f e t 、横向p i n 二极管、微波m o s f e t 和j f e t 等。还有许多新 型结构采用体硅技术是无法实现的，例如不定向工作双极型绝缘栅横向晶体管 ( l u b i s t o r ) 、双极一m o s 混合模式器件、双栅m o s f e t 、光调制器等。除了 传统的二维集成电路，s o i 晶体管还可以作为制造三维集成电路的基本构成单 元。该领域目前仍处于探索之中。2 】 ( 二) 双极- m o s 混合模式晶体管( b m i - i m t ) 技术 c m o s 技术因为c m o s 电路静态功耗很低、集成度高而在现代微电子工业 中占据主要地位，但是它并不能完全取代双极晶体管( b j t ) 技术，因为b j t 技 术能够提供c m o s 技术无法提供的较大的电流驱动能力、较快的速度和低噪声 特性。如果能把这两种技术集成到同一个芯片上，则可以使数字模拟系统在速 度和功耗之间较好地进行协调，从而获得更为优良的性能，这种性能基于上述任 一种单一的技术是无法得到的。可以利用b i c m o s 技术把纵向双极晶体管和 m o s f e t 结合起来，但是由于m o s 工艺和b j t 工艺不可兼容，所以b i c m o s 天津大学硕士学位论文第一章绪论 工艺相当复杂，并且费用很高。更经济的办法是利用c m o s 工艺中固有的寄生 横向双极晶体管( l b j t ) 与m o s f e t 构成双极m o s 混合模式晶体管( b m h m t ) 。 b m h m t 起源于早期e v i t t o z 等人提出的与m o s 晶体管工艺兼容的栅控横 向双极晶体管和b l h a r t 提出的m o s f e t 的混合模式工作模型。b m h m t 可认 为是m o s f e t 与其下的横向晶体管( l b j t ) 构成的，该横向晶体管以m o s f e t 的源区为发射区，沟道区为基区，漏区为收集区。b l h a r t 等人认为，长沟道 p b m h m t 可视为是由p m o s 与横向p n p 管这两个互不影响，彼此独立的器件 并联而成，其漏电流是表面m o s 管与横向p n p 管的简单叠加，横向三极管的电 流只从耗尽区下部的中性基区流过。此后对l b j t 的研究工作认为，l b j t 表面 处于积累或耗尽状态时，其电流主要由两部分组成，一部分通过本征基区，一部 分通过非本征基区。上述两个电流模型是近似的。但是当b m h m t 栅下区域反 型，m o s f e t 和l b j t 处于混合工作状态时，相关的研究比较少。【3 】【4 】 ( 三) s g s i g e 异质结构 s i s i g e 异质结构的研究目前主要集中在异质结双极管( h b t ) 和场效应管 两方面。在s i g e h b t 中，基区材料的禁带宽度小于发射区，空穴向发射区反注 入势垒提高，i e 空穴电流减小( 另一种说法是：电子势垒降低，使电子注入电 流增大) ，从而提高了注入效率，因此基区掺杂浓度可以提高，发射区不必重掺 杂，这样基区电阻小、噪声低、注入效率高，并且还可以做得很薄，同时发射结 的隧道效应、穿通效应和电容都得以降低：此外由于s i g e 材料的载流子迁移率 较高，故基区渡越时间变短，频率特性变好。同常规的s ib j t 相比，s i g eh b t 具有传输时间短、截止频率高、电流增益大以及低温特性好等优点，目前多用于 微波振荡器、信号混合器、分频器等方面的应用。 s i g e p m o s f e t 通常采用s i 覆盖层，应变s i g - e 层，弛豫s i 缓冲层结构，因为 该结构将在应变s i g e 沟道层形成空穴的势阱，并且s i g e 材料的空穴迁移率高于 s i 的空穴迁移率。而多数s i g en m o s f e t 采用s i g e 层，应变s i 层，弛豫s i g e 缓 冲层，渐变g e 组分层结构，因为该结构将在应变s i 沟道层中形成电子的势阱， 并且应变s i 材料的电子迁移率高于s i 的电子迁移率。在制作s i g en m o s f e t 时，在s i g e 层上同样需生长一层s i 覆盖层，以作为热氧化生成栅介质的牺牲层 天津人学硕士学位论文第一章绪论 ( 有小部分的s i 覆盖层残余在栅氧化层下面) 。 可以看出，s i g e 沟道的n m o s f f e t 和p m o s f f e t 由于器件的层次结构不 同，制备方法不同，所以不能用它们实现s i g e c m o s 。研究发现应变s i 层的空 穴迁移率也较s i 有所提高，因此应变s i 弛豫s i g e 结构的s i g ep m o s f e t 也得 到了深入的研究。在该种器件中，当栅压较低时，空穴沟道在弛豫的s i g e 层中； 当栅压较高时，空穴沟道层在应交s i 层中。不管何种情况，空穴迁移率都得到 了提高，器件性能与常规的s i g ep m o s f e t 的性能相当，好于体硅p m o s f e t 。 因此可以用这样一种结构来实现s i o ec m o s ：s i 覆盖层弛豫s i g e ，应变s i 弛豫 s i g e 缓冲层渐变g e 组分层，这种结构适合于制作埋沟s i g en m o s f e t ，同时 也能得到s i g ep m o s f e t 。 采用s i g e 沟道m o s f e t 可以大大提高载流子的迁移率、载流子的饱和速度 以及二维载流子气浓度，获得更高的电导、更快的速度、更低的功耗，从而大幅 度提高晶体管的性能。在常规s im o s f e t 中，空穴迁移率通常仅为电子迁移率 的l 3 至1 ，2 。因此在c m o s 应用中，为了保持电路性能的对称性，p 管由于栅 宽较大，面积一般是n 管的2 3 倍，影响了集成度的提高。在c m o s 电路中采 用高迁移率的s i g e 沟道p m o s f e t ，使得n 管和p 管的电流驱动能力趋于对称， 可望使电路的集成度和电路工作速度有较大的提高。【3 】1 5 l 【6 l 在硅膜上制备s i g e 材料的工艺主要有三种：超高真空化学气相淀积低温外 延( u h v c v d l t e ) 法，快速加热化学气相淀积( r t c v d ) 法以及分子束外延( m b e ) 法。目前s i g e 材料的制备工艺已相当成熟。在制作s i g e 沟道p - m o s f e t 时， 为了避免s i g e 应变层损伤和缺陷的产生，必须采用低温工艺( t 8 5 0 ) 。但是在 低温工艺下。栅氧化层稳定性、结漏电流性能下降很多，并且限制了s i g e 工艺 同高k 值栅绝缘层工艺的进一步集成。另一个问题是s i g e 应变层在氧化气氛中 生成纯s i 0 ：或s i 0 , 和g e 0 , ( x = l 一2 ) 混合物，在s i g e 氧化层界面有g e 堆积。 这个问题可以通过在s i g e 应变层上淀积一层薄的s i 覆盖层作为栅氧化时的牺牲 层来解决，但是对该结构施加高栅压时，在栅氧化层下方将产生两条沟道，并且 总的输出电流主要由迁移率较低的s i 沟道中的漏电流组成。这在工艺制各中， 对m o s 管的s i 覆盖层厚度和栅氧厚度提出了更为苛刻的要求。目前有许多人在 研究制备s i g e 合金的新工艺，希望能够得到热稳定性较好的s i g e 合金层；也有 天律大学硕士学位论文 第一章绪论 人在做直接在s i g e 合金层上长氧化层的研究。”“” 本论文主要对s o i 厚膜m o s f e t ，s o i 双极一m o s 混合模式晶体管以及s i g e 沟 道p - m o s f e t 进行了研究。 灭律人学帧l 学位论义 第二章s o l 器件的坛理分析 第二章s o i 器件的原理分析 2 - 1s o l 部分耗尽( p d ) m o s f e t 的器件原理 2 1 1s o im o s f e t 的结构和优越性 图2 1 1 为s o in m o s f e t 的剖面示意图。p - m o s f e t 的结构与之类似，把 n 型和p 型区对调即可。s o im o s f e t 的结构和体硅m o s f e t 的结构相似，包 含三个电极：源、漏和栅，栅控制从源到漏的沟道中电流。在s o i 器件中，用来 制作器件的硅膜很薄，扩散形成m o s f e t 源和漏的杂质穿透硅膜层；硅膜下方 为隐埋的绝缘层，器件具有完整的介质隔离。 图2 1 1 s o in m o s f e t 的剖面示意图 体硅c m o s 中器件的隔离采用反偏的p n 结和场氧化层实现的。在体硅 c m o s 器件中，虽然通过场区注入在场氧化层下面形成沟道阻断区，但是器件之 间的表面漏电问题以及场开启晶体管效应仍然经常碰到。s o ic m o s 的器件之间 是介质隔离的，器件之间不存在漏电路径，所以不会碰到上述的问题。 由于s o ic m o s 电路采用全介质隔离，故消除了体硅c m o s 电路中由于存 在寄生p n p n 结构引起的闩锁效应。图2 1 2 为n 阱体硅c m o s 反向器和s o i c m o s 反向器的剖面示意图。从图中可见，体硅c m o s 反向器电路结构中，形 天津人学硕士学位论文第二章s o l 器件的原理分析 成了寄生横向n p n 晶体管和纵向p n p 晶体管，横向n p n 管由n 管的源( 或漏) 、p 型衬底和n 一阱分别作为它的发射极、基极和集电极，纵向p n p 管由p 管的源( 或 漏) 、n - 阱和p 型衬底分别作为它的发射极、基极和集电极，该寄生p n p n 结构容 易导致闩锁效应的发生。在s o lc m o s 反向器中，源( 或漏) 扩散区直达绝缘 体，没有到衬底的电流通道，闩锁效应的通路被切断。 图2 1 2 体c m o s 反向器剖面及闩锁效应通道( a ) ；s o lc m o s 反向器剖 面( b ) 。图中还指出了源漏结寄生电容 在体硅m o s f e t 中，硅片厚度约5 0 0 u m ，但是用来制作器件的只有硅片项 层约l u m 的区域，器件和衬底之间存在的相互作用导致了一系列的寄生效应。 其中之一是源、漏扩散区与衬底之间的寄生电容，该寄生电容包含两个分量：结 与衬底本体之间的电容和结与场氧下面的沟道隔离注入层之间的电容( 见图 2 1 3 ( a ) ) ，这个电容随树底掺杂浓度的增加丽增加。在现代的亚微米器件中，器 件尺寸变小，衬底浓度比常规m o s 器件的衬底浓度高，因此单位面积寄生电容 变得更大。对于s o 器件( 源漏区沿纵向穿透硅膜直达隐埋氧化层) 来说，该电 容只有一个成分，就是扩散区和隐埋氧化层以及硅衬底形成的m o s 电容( 见图 2 1 t 3 ( b ) ) 。这里，源或漏区可视为m o s 结构的一个电极，隐埋氧化层是m o s 结构的介质氧化层，硅衬底是m o s 结构的另一个电极。该寄生m o s 电容比体 硅m o s f e t 中的寄生电容要小。隐埋氧化层也减小了某些其他电容，如所有硅 衬底和其他电极之间的电容。另外，当器件尺寸减小时，隐埋氧化层厚度不必随 之按比例减小。 天律人学硕士学位论文 第二章s o l 器件的绦理分析 i 隅匍f l 丧 村晦 7 1 i 烹 i ! ； 图2 1 3 寄生结电容示意图( a ) 器件中结与衬底之间的电容和结与场( 沟道 隔离) 注入之间的电容；( b ) s o l 器件中扩散区( 结) 与衬底之间 ( 由隐埋氧化层隔开) 的电容 2 1 2s o lm o s f e t 的分类 隧 i 。；锋 i e 碰橱营矧醚 氧化屡氧化j 。： 图2 1 4 体硅( a ) 、厚膜s o l ( b ) 和薄膜s o i 器件( c ) 的能带图。所有 器件的栅电压均为正，阴影面积表示耗尽区。s o i 器件的背界面处 于弱反型( 未开启) 状态 所有s o im o s f e t 并不完全相同，其物理特性与制作器件所采用的硅膜厚 度紧密相关。根据硅膜厚度和膜中的掺杂浓度情况，s o im o s f e t 器件可以分为 三种不同的类型：厚膜器件、薄膜器件和中等“膜厚”器件，所谓“中等膜厚” 器件是指器件可以根据不同的背栅偏压条件呈现薄膜器件或者厚膜器件的特性。 图2 1 4 为体硅、厚膜s o i 、薄膜s o in 沟道m o s f e t 在施加正栅压时的能带图。 由图2 1 4 ( a ) 可看出，体硅器件中耗尽区从s i s i 0 2 界面扩展到最大耗尽层宽 度。d 。，x d 一一般表示为，4 6 s ，i t ，d f ，其中中f 是费米势，可以表示为坚1 n ( ! 生) 。 y 掣vaq肝t 对于厚膜s o i 器件，硅膜厚度大于2x d 一( 参见图2 1 4 ( b ) ) ，因此，正、 背界面的耗尽层之间不相互影响，在它们中间存在一块中性区。若将这一中性区 ( 可称之为硅本体) 接她，则厚膜器件工作特性便和体硅器件特性几乎完全相同。 如果硅本体不接地而处于电学悬浮状态，厚膜器件虽然仍和体硅器件情况基本相 天津大学硕f j 学位论史 第二二章s o l 器件的原理分析 同，但却产生了两个明显的寄生效应，一个是“翘曲效应”，另一个是器件源漏 之间形成的基极开路n p n 寄生晶体管效应。厚膜s o l 器件对工艺的要求不是很 苛刻，制作比较容易。厚膜器件也称为部分耗尽器件( p a r t i a l l yd e p l e t e d d e v i c e ) ， o 其s i 膜厚度一般在1 5 0 0 a 左右。 对于薄膜s o l 器件( 参见图2 1 4 ( c ) ) ，硅膜厚度小于x d 。a x ，当器件开启时， 硅膜可全部耗尽而并不依赖于背栅偏压( 除非背栅分别施加以相当大的负或正的 偏压使背界面出现积累或反型层的情况) 。薄膜全耗尽器件最富有吸引力，它完 全消除了“翘曲效应”和体悬浮效应，具有能在低电压下工作、高跨导、良好的 短沟特性和接近理想的亚阈值斜率等优点。器件的短沟特性的改善是由于源、漏 结的结深减小所致，但也使源漏结串联电阻的增大，并且器件的正常工作要求有 很低的阈值电压v ，另外对硅膜厚度需要有很精细的控制，因此对器件的工艺 制作要求相当苛刻。习惯上称薄膜s o lm o s f e t 为全耗尽器件( f u l l yd e p l e t e d d e v i c e ) ，其s i 膜厚度一般在5 0 0a 左右或者更薄。 “中等膜厚”s o l 器件是厚膜和薄膜器件的过渡情况，其硅膜厚度t s i 应满足 x a 。a x t s i 电) 【d 。如果在一定的背栅偏压下正背界面的耗尽区不能形成交迭或 者背界面处于中性或积累状态，则该器件可认为是厚膜器件。相反，如果在背栅 压作用下，正背面耗尽区能够相互交迭起来，则器件可处于全耗尽状态，因而可 认为是薄膜器件。 前面所谈的都是增强型m o s f e t ，这是最常见的s o l 器件类型( 至少对于 n 沟道器件是如此) ，除此之外还有另一类器件，即耗尽型器件。m o s f e t 工作 模式( 增强或耗尽) 取决于工艺参数特别是所采用的栅材料。在一般的应用中， 多采用增强型器件。本论文中设计的s o i 器件均为增强型部分耗尽器件，因此本 论文对薄膜器件的特性不做详细的讨论。 2 1 3s o ip d m o s f e t 的直流特性 一、迁移率 在实际应用中，根据漏电流特性的实验结果可以直接确定沟道迁移率的大 灭津人学硕l 学位论文第二章s o l | 件的蠛理分析 小。按照测定时所选用的参数不同，沟道迁移率可分为场效应迁移率和有效迁移 率两种。场效应迁移率uf e 是在m o s f e t 的非饱和区中，通过测定跨导而得出 的迁移率。因此 ur e = g m i 矿己：可：i 2 1 1 ) 有效迁移率pc 仃则是在m o s f e t 的非饱和区中，通过测定漏电流而求出的 迁移率，因此 2 面l 瓦了1 d 藤 2 ) 二、输出特性 s o lp d m o s f e t 中的正面和背面耗尽区之间不产生相互作用，器件的电流 输出特性i d ( v g s ，v d s ) 的表达式和体硅m o s f e t 的表达式形式相同。体硅 m o s f e t 的电流输出特性表达式是基于s h o c k l y 提出的缓变沟道近似假定提出 的。当对m o s f e t 同时施加栅源电压v o s 和漏源电压v d s 时，栅源电压将在垂 直于沟道的x 方向产生纵向电场e x ，使半导体表面形成反型导电沟道；漏源电 压将在沟道方向产生横向电场e ，在漏源之间产生漂移电流。当，v d s 较低时， 沟道压降也较小。设沟道中任意一点y 处的横向电场e 。远小于此处的的纵向电 场e 。( e y ( ( e x ) ，则沟道电导在y 方向的变化很小，s i s i 0 2 界面上的电力线仍 然近似垂直于硅表面。这就是所谓的缓变沟道近似假定。 在考虑表面耗尽层体电荷的影响的情况下，长沟道s o l 厚膜m o s f e t 的电 流输出特性表达式如下： b = i t 。c 。孥 i o = b 【( v g s - v t ) v t ) s - 去v d s 2 】 + 8 j 2i 1 ( 2 coe s q n b h ( 2 v s 严( v * + 2 v s n 3 2 ( 2 v 卅* ( 2 1 3 ) 其中u 。为有效电子迁移率；w l 为m o s 管沟道宽长比；c 。为单位面积栅 氧化层的电容；v t 为m o s 管的阈值电压；8o = 8 8 5 4 1 0 。4 为真空介电常数。 天津大学硕士学位论文第二章s o l 器件的原理分析 。s 为半导体介电常数，硅的介电常数为1 1 8 ；n b 为衬底掺杂浓度；v b ：墨二生 q 为费米势，n 型硅的费米势等于坚】n 生，p 型硅的费米势等于坚j n 生；n a q，l -q”- 为n 沟道m o s f e t 的衬底掺杂浓度；n d 为p 沟道m o s f e t 的衬底掺杂浓度。 等式右边第一项是没有考虑空间电荷区场效应晶体管的表达式，第二项则考虑空 间电荷区的影响场效应晶体管的表达式。上述表达式是在缓变沟道近似的假定下 求得的，因而只适用于沟道夹断前的工作状态。沟道夹断后，器件进入饱和区， 饱和区漏电流表达式如下： i d s 1 - o 【( v g s v t ) v d s a t - ：1v d 。8 t 2 】 + 6 j 2i 1 ( 2 t o es q n a h ( 2 v n 严( v 。”t + 2 v s 门 ( 2 1 4 ) 。叫g s 咿寿( s q n a ) 卜n + 诵- ：l o g x o x。”旷。圳“2 ( 2 1 5 ) 。 。0 ”5 1 一 再考虑衬底偏置电压v b s 的影响，只要把上述各式的2 v b 用2 v b v b s 代替， 即可得加e 衬底偏置电压时的电流输出特性。 三、阈值电压 与电流输出特性相同，s o ip d m o s f e t 闽值电压的表达式和体硅器件的表 达式一样，n 沟道增强型m o s f e t 的阈值电压通常由下式给出： v t n ；譬+ 去【2e 。es q n ( 2 v b ) 】j 2 + 2 k ti n 生v m 。 ( 2 1 6 ) l o xl o xqn i p 沟道增强型m o s f e t 的阈值电压表达式如下： v t p - 譬一士【2 s q n 。( 2 v b ) 】1 2 _ 2 k t i n 垃一v 。m 7 ) i 。o xl - o xq以1 其中q s s 是产生于栅绝缘层中存在的固定电荷，可动电荷和界面态，并将这 些电荷用s i s i 0 2 界面处的电荷密度来等效的一种表面态电荷密度；v 。是抵消 金属半导体功函数差w 。所需加的栅源电压。考虑衬底偏压的影响时，只需把 式中的2 v b 改为2 v b v b s 即可。 天津大学硕士学位论文 第二章s o l 器件的礅理分析 四、体效应 在s o lp d m o s f e t 中，将阈值电压对衬底偏压的依赖关系定义为体效应， 阈值电压对背栅偏压的依赖关系称为背栅效应。因为厚膜s o i 器件的正、背栅之 间没有耦合作用，背栅效应可以忽略。但是类似体硅m o s f e t 的体效应需要考 虑。 在厚膜s o im o s f e t 中，定义y = 2 岛靠g _ c o x ，则阅值电压的表达式可 写为( 以n 管为例) ： v 旷一器+ 等n 警- v m s + y 瓜+ yc 而- 瓜，c z m ， 式中，后面一项描述了阅值电压对衬底偏压的依赖关系( 体效应) 。当衬底 ( 相对于源端) 加负偏压时，阈值电压是衬底偏压平方根的函数，如将衬底偏压 为0 时的闽值电压记为v t i o ，则可有 v t n ( v b ) 2v t h o + y ( , 2 v , 一一2 )( 2 1 9 ) 式中，y 称为衬偏系数( 单位为v 1 陀) 。 五、亚阈值特性 以n 沟道m o s 管为例，当m o s 管的栅压v o s 小于阈值电压v t 时，视m o s 管处于截止状态，此时的漏电流称为截止漏电流( i d 埘) ，它是表述器件截止特性 的重要参数。 当v g s v t 时，器件处于亚阈值区。亚阈值区又称弱反型区，是指表面能带 发生弯曲，但表面势介于本征和强反型之间，满足v b v s 2 v b 的一种工作状态。 在阈值电压v t 较低的增强型r t 沟m o s 器件中，当v o s l ( b 明显大于l 或者说采用 短沟道器件及寿命相当长的s o i 材料) 的情况下才有效。因此在短沟道器件或在 寿命相当长的s 0 1 材料上制备的器件可观察到漏击穿电压降低的现象。解决这一 问题的可能方法有许多种，包括采用轻掺杂源和漏( l d s 和l d d ) ，有控制地在 硅膜中引入一定的缺陷而降低材料中的少子寿命，给硅体加一电极接触等等。 人洋人学坝i 学位论义第二章s o l 件的原理分析 2 2 动态阈值电压s o lp d m o s f e t 2 1 的器件原理 隐埋氧化层 硅衬底 图2 2 ，l 栅衬短接时s o ip d n m o s f e t 的剖面示意图 通过把s o ip d m o s f e t 的衬底和栅连接在一起，可以获得动态阈值电压 m o s f e t ( d t m o s ) 。d t m o s 由于阈值电压动态可变，能够提供较大的驱动电 流，并且不会增加截止漏电流。图2 2 1 为栅衬短接s o ip d n m o s f e t 的剖面 示意图。 0 00j0203040506070809 b o d yb i a s ，v b s ( v ) 图2 2 2s o im o s f e t 阈值电压( t h r e s h o l dv o l t a g e ) 与体一源正向偏压( b o d y b i a s ) 的关系，t e c h n o l o g y - a 和b 是指制备s o lm o s f e t 的两种方 法，器件为四端器件 在d t m o s 中，衬底偏压满足0 1 0 0 0 0 ) 以及良好的低温特性。 实际上，在0 v a s ( = v 日s ) o 6 v 的情况。 三型型二! 型型! 堕兰 笙：皇! q ! 堂竺堕塑些坌塑 黟，= 二、留 1 b u r i e do x i d e ：一。n 。一。 1 鼬。“1 1-ii i j d i s t a n c e ( m i c r o n s ) 闰2 3 2s o i n m o s f e t 体栅相接时电流矢量矢量分和 v g s = v b s = v d s = o ，6 v b a s ev o l c a g ei 、7 】 图2 3 _ 3四端s o i n m o s f e t 的漏电流( d r a i nc u r r e n t ) 、体电流( b a s ec u r r e n c ) 和体电压( b a s e v o l t a g e ) 的关n 曲线图。器件的沟长比为5 u m 0 3 u m 一厂 鞋 。02l ? 0305070q b a s ev o l t a g e ( v ) h2 34 对应于图2 3 3 的表面电流增益( a p p a r e n tc u r r e n t g a i n ) b 和体电压 ( b a s ev o l t a g e ) 的关系图 天津大学侦j 学位论史 第一章s o l 器件的臆理分析 幽2 3 5( a ) 横向双极晶体管无栅偏压时由发射极到集电极的电流i c ；( b ) 和栅偏压f 0 时加到栅和基极情况下从发射极到集电极的不同电流 分量：m o s 沟道电流l c h 、沟道收集到的双极电流分量i c l 、由发 射极流向集电极的双极电流分量i c 2 当v g = v b = 0 v 时，器件处于关闭状态，m o s 器件的衬底( 相当于基区) 电 位较低，这时j f ：启电压v r 达到最大值，从而可得到最小的截止漏电流。当栅上 施加l f 偏压时，m o s 器件衬底电位增加，这时器件的丌启电压减小，和栅体不 相连接的常规m o s 晶体管相比，b m h m t 的电流驱动能力增加。同时，器件处 于导通状态，栅电压的存在使得双极晶体管的收集效率增加，并且器件的有效中 性基区宽度也减小了，所以双极晶体管的放大倍数亦可以提高。这一效应由图 2 3 5 示出。在不存在栅偏压情况下( 假设s i s i 0 2 界面处于平带状态) ，出发射 区注入到基区的少子( 电子) 电流在被集电极耗尽区收集之f j ，必须先扩散通过 中性基区( 如图2 3 5 a 所示) 。根据式f 2 1 3 7 ) ，双极晶体管增益b 可以近似表示 为：d 丝2 ( l 。l b ) 2 1 ，式中的l 。是基区中少子( 这里是电子) 扩散长度，l b 是基区宽度。当栅上施加正偏压时，在建立起来的反型沟道中形成由源到漏的 m o s 器件电流分量i 。h 。双极晶体管电流可分为两部分，一是来自发射区的注入 电子被栅偏压形成的表i 【势阱所吸引而成为沟道电子的一部分( i 。1 分量) ，二是 直接由发射区通过基区扩散到集电区的一部分( i 。2 分量) 。在这两种情况下，电 子的运动路径均比无栅偏压时的情况要短( 可参见图2 _ 3 5 b ) 。这是由于栅偏压 感生的耗尽区展宽，缩短了有效中性基区长度所致。而且当发射区注入电子成为 沟道电流分量时，其渡越路程更短。基于上面分析并由( 2 1 3 7 ) 式可知，当栅 上施加f 偏压时，可以提高横向双极器件的电流增益。对于b m h m t 器件，由 于栅和基区是连在一起的，所以其栅偏压永远是正的。总之，栅的存在提高了双 极晶体管的电流增益，m j 基区接触的存在又改善了器件的丌念、关态特性。这样 的相互受益现缘有时可称之为“共益现象”。 天津人学坝i 。学位i 义 第一币s o l 器件的原理分析 图2 3 6b m h m t 器件与相应的m o s 晶体管( 即同一器件但栅和器件本体 不连) 漏极电流( 对数坐标) 和跨导特性的比较。v d s 均为3 v b m h m t 的电学特性由图2 3 6 给出。在所给出的例子中，器件中m o s 结 构部分的开启电压( o 5 v ) 低于器件中双极部分的导通电压( 0 7 v ) 。其亚阈值 特性和m o s f f t 的类似，但一旦双极晶体管导通则会出现过驱动电流。由图2 3 6 可以清楚地看到出于“共益现象”所产生的跨导增强现象，至少对于栅电压刚刚 大于丌启电压寸是这样。在较高的栅偏压下，由于基区电流密度过高和大注入问 题，烈极晶体1 f 电流分量减小，总的b m