触发器的电路结构与工作原理ppt课件

,5触发器,5.1触发器的电路结构与工作原理,5.2触发器的功能,1,教学基本要求:,1、熟练掌握不同结构触发器的工作原理及其触发方式。,2、熟练掌握不同功能的触发器的逻辑功能。,3、正确理解触发器的脉冲工作特性。,5触发器,2,从电路结构形式的角度，要求熟练掌握各触发器的动作特点，如果给出输入波形，要求能够正确地画出输出波形。,从逻辑功能的角度，要求熟练掌握各触发器的逻辑符号（含义）、特性表、特性方程及状态转换图。同样，如果给出输入波形，要求能够正确地画出输出波形。,5触发器,教学重点:,3,建立起两个概念：,现态和次态的概念；,触发器的逻辑功能和电路结构并没有固定的对应关系。,5触发器,教学重点:,4,5触发器,现态：触发器接收输入信号之前的状态，叫做现态，用Qn表示。次态：触发器接收输入信号之后的状态，叫做次态，用Qn+1表示。,触发器次态输出Qn+1与现态Qn和输入信号之间的逻辑关系，是贯穿本章始终的基本问题。如何获得、描述和理解这种逻辑关系，是本章学习的中心任务。,5,5触发器,5.1触发器的电路结构与工作原理,5.2集成触发器,5.3触发器功能的转换,5.4触发器“记忆”功能的举例,本章讲授思路：,6,1、时序逻辑电路：数字电路中除组合逻辑电路外，还包括另一类具有记忆功能的电路-时序逻辑电路。,时序逻辑电路任意时刻的输出状态不仅与该当前的输入信号有关，而且与此前电路的状态有关。,2、触发器：触发器是构成时序逻辑电路的基本逻辑单元。,概述,能够存储一位二值信息的基本单元电路,7,基本概念,触发器特点：,1.具有两个能够自行保持的稳定状态，用来表示逻辑状态0和1,2.根据不同的输入信号，可将输出置成0或1。,3.输入信号消失后，能将获得的状态保存下来。,重点：,触发器外部逻辑功能、触发方式。,我们在学习过程中，只需了解各种触发器的基本工作原理，但要重点掌握它们的逻辑功能，以便能正确使用它们。,8,3、触发器的分类,按电路结构分：,基本RS触发器,同步RS触发器,主从触发器,边沿触发器,按逻辑特性分：,RS触发器：置0、置1、保持、不定,JK触发器：置0、置1、计数、保持,D触发器：置0、置1,T触发器：计数、保持,时钟触发器,概述,9,5.1触发器的电路结构与工作原理,5.1.1基本RS触发器,5.1.2同步RS触发器,5.1.3主从触发器,5.1.4边沿触发器,10,5.1.1基本RS触发器,反馈,输入端,输出端,由两个与非门组成,逻辑符号,电路结构与逻辑符号,各种触发器组成的基本单元电路,触发器由逻辑门加反馈电路构成，电路有两个互补的输出端Q和,其中Q的状态称为触发器的状态。,11,2、工作原理,1)无有效电平输入（S=R=1）时，触发器保持稳定状态不变,1,1,若初态Qn=1,若初态Qn=0,1,0,1,0,1,0,1,1,5.1.1基本RS触发器,触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。,12,2)在有效电平作用下（S=0、R=1），无论初态Qn为0或1，触发器都会转变为1态。,0,1,若初态Qn=1,若初态Qn=0,1,0,1,0,1,0,1,1,0,5.1.1基本RS触发器,2、工作原理,这种情况称将触发器置1或置位。S端称为触发器的置1端或置位端。,13,3)在有效电平作用下（S=1、R=0），无论初态Qn为0或1，触发器都会转变为0态。,1,0,初态Qn=x,x,1,0,5.1.1基本RS触发器,这种情况称将触发器置0或复位。R端称为触发器的置0端或复位端。,2、工作原理,14,4)当（S=0、R=0）时，无论初态Qn为0或1，触发器状态不定。,0,0,初态Qn=x,1,1,5.1.1基本RS触发器,2、工作原理,15,3、触发方式,0,1,1,0,1,0,置1端,置0端,基本触发器的触发方式属电平触发。,5.1.1基本RS触发器,16,4、逻辑功能,逻辑功能表,R+S=1,保持,置1,置零,不定,5.1.1基本RS触发器,触发器的新状态Qn+1（也称次态）不仅与输入状态有关，也与触发器原来的状态Qn（也称现态或初态）有关。,17,5.1.1基本RS触发器,特点：有两个互补的输出端，有两个稳态。有复位（Q=0）、置位（Q=1）、保持原状态三种功能。R为复位输入端，S为置位输入端，该电路为低电平有效。由于反馈线的存在，无论是复位还是置位，有效信号只须作用很短的一段时间。即“一触即发”。,4、逻辑功能,18,画工作波形的方法：1.根据触发器动作特征确定状态变化的时刻；2.根据触发器的逻辑功能确定Qn+1。,0,1,1,1,0,1,1,1,0,1,1,1,0,1,1,1,0,0,不定,不变,不定,置1,不变,置1,不变,置0,不变,工作波形能直观地表示其输入信号与输出的时序关系。,5.1.1基本RS触发器,4、逻辑功能,19,5.1.1基本RS触发器,5.用或非门实现的基本RS触发器,（a）逻辑图,（b）逻辑符号,输入高电平有效,由逻辑图可得逻辑表达式为：,综上所述，基本RS触发器具有复位（Q=0）、置位（Q=1）、保持原状态三种功能，R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。,20,6、应用举例,例1用基本RS触发器和与非门构成四位二进制数码寄存器。,高电平有效,低电平有效,5.1.1基本RS触发器,数码输入,数码输出,置数控制（LD）,清零输入（Cr）,21,工作原理：,第一步：清零过程,0,0,1,不变,置0,S=1,R=0,S=1,R=1,1,R=1,置1,Qi=1,不变,Qi=0,第二步：置数过程,Qi=Di,1,0,不变,S=1,R=1,保持为0,置数前先清零,5.1.1基本RS触发器,22,例2消除机械开关振动引起的抖动现象,S,R,S接B,S接A,悬空时间,S接A振动,S悬空时间,接B振动,S,R,5.1.1基本RS触发器,23,基本RS触发器存在的问题：,由与非门组成的基本RS触发器可以实现记忆元件的功能，但是当RS端从“00”变化到“11”时，触发器的下一个状态不能确定，在使用中要加以约束，给使用带来不便。,由或非门组成的基本RS触发器同样存在这一问题。因此，要对触发器的输入加以控制。,实际应用的触发器是电平型或脉冲型触发器，电路的抗干扰能力差。,5.1.1基本RS触发器,24,5.1.2同步RS触发器,在实际应用中，触发器的工作状态不仅要由R、S端的信号来决定，而且还希望触发器按一定的节拍翻转。为此，给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。,25,5.1.2同步RS触发器,逻辑符号,电路结构,1、电路结构及逻辑符号,电路结构：由基本RS触发器和时钟脉冲控制门电路组成。,基本RS触发器,输入控制电路,26,2、工作原理,S=0，R=0：Qn+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：Qn+1=,CP=1：,CP=0：状态不变,0,1,3、触发方式：,为时钟高电平触发方式。,状态发生变化。,5.1.2同步RS触发器,同步RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制状态转换的方向；CP控制状态转换的时刻。,27,3、触发器功能的几种表示方法,1)逻辑功能表（CP=1）,5.1.2同步RS触发器-触发器功能的几种表示方法,28,2)特性方程,（约束条件）,5.1.2同步RS触发器-触发器功能的几种表示方法,触发器次态Qn+1与输入状态R、S及现态Qn之间关系的逻辑表达式称为触发器的特性方程。,29,3)状态转换图,S=0R=1,S=1R=0,S=xR=0,S=0R=x,逻辑功能表,任何电路结构的RS触发器都有与此相同的功能表、特性方程及状态转换图。,5.1.2同步RS触发器-触发器功能的几种表示方法,状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。,30,4）驱动表驱动表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,5.1.2同步RS触发器-触发器功能的几种表示方法,驱动表对时序逻辑电路的设计是很有用的。,31,5）波形图：触发器的功能也可以用输入输出波形图直观地表示出来,在CP为低电平期间，触发器的状态不变。,在CP为高电平期间，R、S信号影响触发器的状态。,5.1.2同步RS触发器-触发器功能的几种表示方法,32,4、时序电路分析举例,例1同步RS触发器及逻辑门组成的时序电路及输入CP、D端波形如图所示，设触发器初态为0，试画出触发器Q端的输出电压波形。同步D锁存器（或称双稳态锁存器），适用于单端输入信号的场合。,解：同步RS触发器S=D，R=D,电路只有置0、置1两种逻辑功能。,5.1.2同步RS触发器,33,5.同步RS触发器存在的问题：,在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。,5.1.2同步RS触发器,造成空翻现象的原因是同步触发器结构的不完善，下面将讨论的几种无空翻的触发器，都是从结构上采取措施，从而克服了空翻现象。,34,5.同步RS触发器存在的问题：,在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。造成空翻现象的原因是同步触发器结构的不完善。,5.1.2同步RS触发器,若要达到每来一个时钟只变化一次，对信号的要求是：信号的最小周期大于时钟周期。,电路对信号的敏感时间长，抗干扰能力差。,35,（1）电路结构和逻辑符号,主触发器,从触发器,Q,逻辑符号,1、由两个同步RS触发器组成的主从触发器,5.1.3主从触发器,“”表示“延迟输出”,直接接收输入信号,接收主触发器的输出信号,36,当CP=1时：,CP=1,1,1,1,0,G7被打开,G8被打开,1,1,5.1.3主从触发器,（2）工作原理（内部原理分析）,37,（2）工作原理,主触发器,从触发器,当CP=1时,两个同步RS触发器都是在CP=1时有效。,主触发器根据S和R的状态翻转，而从触发器保持原来的状态不变。,1,0,有效电平,无效电平,5.1.3主从触发器,38,主触发器,从触发器,当CP由1变0时,无论S、R的状态如何改变，主触发器的状态不再改变。而此时从触发器按照与主触发器相同的状态翻转。,10,01,无效电平,有效电平,5.1.3主从触发器,（2）工作原理,39,主触发器,从触发器,当CP=0时,主触发器被封锁，其状态保持不变；从触发器状态因受主触发器状态影响，此时主触发器状态不变，故从触发器状态也不会再变。,0,无效电平,1,有效电平,5.1.3主从触发器,（2）工作原理,40,（3）RS触发器功能分析,1)特性方程,（约束条件）,2)逻辑功能表,3)状态转换图,S=0R=1,S=1R=0,S=xR=0,S=0R=x,5.1.3主从触发器,41,（4）电路特点,主从RS触发器采用主从控制结构，从根本上解决了输入信号直接控制的问题。具有CP1期间接收输入信号，CP下降沿到来时触发翻转的特点。在CP的一个变化周期中触发器输出端的状态只可能改变一次。主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的，CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，故主从触发器对输入信号的敏感时间大大缩短，只在CP由1变0的时刻触发翻转，因此不会有空翻现象。仍然存在着约束问题。即在CP1期间，输入信号R和S不能同时为1。,5.1.3主从触发器,42,5.1.3主从触发器,RS触发器的特性方程中有一约束条件SR=0，即在工作时，不允许输入信号R、S同时为1。这一约束条件使得RS触发器在使用时，有时感觉不方便。如何解决这一问题呢？我们注意到，触发器的两个输出端Q、在正常工作时是互补的，即一个为1，另一个一定为0。因此，如果把这两个信号通过两根反馈线分别引到输入端的G7、G8门，就一定有一个门被封锁，这时，就不怕输入信号同时为1了。这就是主从JK触发器的构成思路。,2、主从JK触发器,43,电路结构,5.1.3主从触发器,J,K,44,S,R,（2）主从JK触发器的功能分析,电路结构,1）逻辑功能：特性方程,R=KQ,将,代入上式，得到JK触发器的特性方程：,5.1.3主从触发器,45,3）JK触发器的状态转换图,2）JK触发器的功能表,J=XK=1,J=1K=X,J=XK=0,J=0K=X,任何结构的JK触发器都具有与以上相同的功能表、特性方程及状态转换图。,（2）功能分析,5.1.3主从触发器,46,（3）工作波形,已知CP、J、K信号的波形，触发器的初态为0,画出输出端Q的工作波形。,低电平触发,在高电平处接收输入信号,在CP脉冲的高电平期间将输入信号存储于主触发器。,在CP脉冲的低电平到来时发生状态变化。,5.1.3主从触发器,在画主从触发器的波形图时，应注意以下两点：（1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）。（2）在CP=1期间，如果输入信号的状态没有改变，判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,47,例1主从JK触发器的输入信号CP、D的波形分别如图所示，设触发器的初态为1，试画出输出端L的波形。,CP,D,L,Q,Q,在CP脉冲的低电平期间将输入信号存储于主触发器。,在CP脉冲的高电平到来时发生状态变化。,高电平触发,5.1.3、主从JK触发器,48,例2设负跳沿触发的JK触发器的时钟脉冲和J、K信号的波形如图所示，画出输出端Q的波形。设触发器的初始状态为0。,在CP脉冲的高电平期间信号存储于主触发器。,在CP脉冲的低电平到来时发生状态变化。,5.1.3、主从JK触发器,49,5.1.3主从T触发器和T触发器,只要将JK触发器的J、K端连接在一起作为T端(J=K=T)，就构成了T触发器。,1)特性方程,用JK触发器构成的T触发器（a）逻辑图（b）逻辑符号,（a）,（b）,1.T触发器,50,5.1.3主从T触发器和T触发器,T触发器的功能是T为1时，为计数状态，T为0时为保持状态。,2)T触发器逻辑功能表,T触发器的功能表,51,5.1.3主从T触发器和T触发器,3)T触发器的状态转换图,T触发器的状态转换图,52,5.1.3主从T触发器和T触发器,当T触发器的输入控制端为T=1时，则触发器每输入一个时钟脉冲CP，状态便翻转一次，这种状态的触发器称为T触发器。T触发器的特性方程为：,2.T触发器,53,（a）,5.1.3主从JK触发器存在的问题,问题：一次变化,主从JK触发器如图（a）所示，设初始状态为0，已知输入J、K的波形图如图（b），画出输出Q的波形图。,54,5.1.3主从JK触发器存在的问题,由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。一次变化现象也是一种有害的现象，如果在CP=1期间，输入端出现干扰信号，就可能造成触发器的误动作。为了避免发生一次变化现象，在使用主从JK触发器时，要保证在CP=1期间，J、K保持状态不变。要解决一次变化问题，仍应从电路结构上入手，让触发器只接收CP触发沿到来前一瞬间的输入信号。这种触发器称为边沿触发器。,55,5.1.4边沿触发器,边沿触发器不仅将触发器的触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。,56,D,&,&,&,&,&,&,G,5,G,6,G,3,G,4,G,1,G,2,Q,Q,CP,R,S,5.1.4边沿触发器,1、电路结构和逻辑符号,一、维持-阻塞D触发器,同步RS触发器的基础上，再加两个门G5、G6，将输入信号D变成互补的两个信号分别送给R、S端，即R=，S=D，就构成了同步D触发器。很容易验证，该电路满足D触发器的逻辑功能，但有同步触发器的空翻现象。,57,D,&,&,&,&,&,&,G,5,G,6,G,3,G,4,G,1,G,2,Q,Q,CP,R,S,5.1.4边沿触发器,1、电路结构和逻辑符号,一、维持-阻塞D触发器,为了克服空翻，并具有边沿触发器的特性，在下图电路的基础上引入三根反馈线L1、L2、L3。,L3,L2,L1,58,5.1.4边沿触发器,1、电路结构和逻辑符号,逻辑图,逻辑符号,1,0,SD、RD分别为直接置1和置0信号，低电平有效。,基本RS触发器,一、维持-阻塞D触发器,59,5.1.4边沿触发器,1、电路结构和逻辑符号,逻辑图,逻辑符号,预置端,清零端,1,0,1,0,0,1,1,1,1,1,1,1,1,0,SD、RD分别为直接置1和置0信号，低电平有效。,基本RS触发器,一、维持-阻塞D触发器,RD和SD的作用主要是用来给触发器设置初始状态，或对触发器的状态进行特殊的控制。在使用时要注意，任何时刻，只能一个信号有效，不能同时有效。,60,2、工作原理,SD=RD=1,0,1,1,1,1,Qn+1=Qn,D,CP=0,5.1.4边沿触发器,CP=0期间D信号存于Q6,一、维持阻塞D触发器,61,CP由0变1,D,D,D,在CP脉冲的上升沿到来时，触法器的状态改变，且与D信号相同,SD=RD=1,2、工作原理,5.1.4边沿触发器,一、维持阻塞D触发器,62,2、工作原理,SD=RD=1,CP=1,D,1,若Q3=0，Q4=1,0,1,1,0,置0维持线，置1阻塞线,1,0,1,5.1.4边沿触发器,一、维持阻塞D触发器,63,2、工作原理,CP=1,D,1,若Q3=1，Q4=0,1,0,0,置1维持线,1,1,SD=RD=1,1,5.1.4边沿触发器,一、维持阻塞D触发器,置0阻塞线,可见，维持阻塞触发器是利用了维持线和阻塞线，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。维持阻塞触发器因此而得名。,64,3、触发方式,维持阻塞D触发器在CP脉冲的上升沿产生状态变化，属上升沿触发方式。其次态取决于CP脉冲上升沿到达前瞬间D端的信号。,5.1.4边沿触发器,逻辑符号,一、维持阻塞D触发器,65,4、逻辑功能,逻辑功能表,特性方程,Qn+1=D,状态转换图,D,5.1.4边沿触发器,一、维持阻塞D触发器,66,工作波形,D触发器的逻辑功能表,维持阻塞D触发器状态变化产生在时钟脉冲的上升沿，其次态决定于该时刻前瞬间输入信号D。,5.1.4边沿触发器,一、维持阻塞D触发器,67,二、由传输门组成的CMOS主从D触发器,用CMOS逻辑门和CMOS传输门组成的主从D触发器。图中，G1、G2和TG1、TG2组成主触发器，G3、G4和TG3、TG4组成从触发器。CP和为互补的时钟脉冲。由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。,5.1.4边沿触发器,1电路结构,68,二、由传输门组成的CMOS主从D触发器,2.工作原理：,(1)CP正跳变后：TG1导通，TG2截止输入信号D送入主触发器Q，。,TG3截止，TG4导通从触发器维持在原来的状态不变。,5.1.4边沿触发器,69,二、由传输门组成的CMOS主从触发器,2.工作原理：,(2)CP负跳变后：TG1截止，TG2导通主触发器维持原态不变。,TG3导通，TG4截止主触发器的状态送入从触发器使Q状态变化。,5.1.4边沿触发器,可见，该触发器是在利用4个传输门交替地开通和关闭将触发器的触发翻转控制在CP下跳沿到来的一瞬间，并接收CP下跳沿到来前一瞬间的D信号。,70,3.由传输门组成的CMOS主从触发器,（2）D触发器的逻辑功能,逻辑功能表,特性方程,Qn+1=D,状态转换图,触发方式：在CP高电平期间存储信号，CP的负跳沿触发翻转.,5.1.4边沿触发器,71,（2）D触法器的逻辑功能,CP,D,Q,5.1.3主从触发器,3.由传输门组成的CMOS主从触发器,工作波形,72,例1：高速CMOS边沿D触发器74HC74电路及输入CP、RD、SD和D信号波形分别如图所示，设触发器的初态为1，试对应画出输出端Q的波形。,直接（异步）输入端,5.1.4边沿触发器,73,1.集成主从RS触发器(TTL集成主从RS触发器74LS71),5.2集成触发器,74LS71为多输入端的单RS触发器，它有3个R端和3个S端，3个R端之间是与逻辑关系，3个S端之间也是与逻辑关系，1R=R1R2R3，1S=S1S2S3。使用中如有多余的输入端，应将其接高电平。该触发器带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。74LS71为主从型触发器，CP下跳沿触发。,74,主从RS触发器74LS71功能表,5.2集成触发器,75,76,2.集成主从JK触发器-HC76,逻辑符号,引脚图,预置输入端,清零输入端,1）、逻辑符号和引脚图,高速CMOS双JK触发器,属于负跳沿触发的边沿触发器,主从TTL的7476、74H76、边沿TTL74LS76等，功能都一样。,5.2集成触发器,76,2)JK触发器HC76的逻辑功能表,2.集成主从JK触发器-HC76,5.2集成触发器,77,3、集成边沿D触发器,（1）逻辑符号和引脚图,逻辑符号,引脚图,异步置位端,异步清零端,5.2集成触发器,78,2、逻辑功能表,5.2集成触发器,79,5.3触发器的功能转换,RS触发器,JK触发器,T触发器,D触发器,RS触发器：置0、置1、不变、不定,JK触发器：置0、置1、翻转、不变,D触发器：置0、置1,T触发器：翻转、不变,80,1.用JK触发器转换成其他功能的触发器（1）JKD分别写出JK触发器和D触发器的特性方程,比较得：,画出逻辑图：,5.3触发器的功能转换,81,（2）JKT（T）,写出JK触发器和T触发器的特性方程：,比较得：J=T，K=T。,令T=1，即可得T触发器。,5.3触发器的功能转换,82,2用D触发器转换成其他功能的触发器,（1）DJK,比较得：,画出逻辑图。,写出D触发器和JK触发器的特性方程：,5.3触发器的功能转换,83,（2）DT,5.3触发器的功能转换,写出D触发器和T触发器的特性方程：,比较得：,画出逻辑图。,84,（2）DT,5.3触发器的功能转换,写出D触发器和T触发器的特性方程：,比较得：,画出逻辑图。,85,触发器的应用非常广泛，是时序逻辑电路重要的组成部分，其典型应用将在下一章中作较详细的介绍。这里先举一例，使读者体会触发器的“记忆”作用。,5.4触发器“记忆”功能的举例,例：设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光