VHDL试题.doc

试卷1填空题12000年推出的Pentium4微处理器芯片的集成度达（4200 ）万只晶体管。2一般把EDA技术的发展分为（ CAD）、（CAE ）和（EDA ）三个阶段。3在EDA发展的（CAD ）阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板（PCB）布局布线等工作。4在EDA发展的（CAE ）阶段，人们可以将计算机作为单点设计工具，并建立各种设计单元库，开始用计算机将很多单点工具集成在一起使用。5EDA设计流程包括（设计准备 ）、（设计输入 ）、（设计处理 ）和（器件编程 ）四个步骤。6EDA的设计验证包括（功能仿真 ）、（时序仿真 ）和（器件测试 ）三个过程。7EDA的设计输入主要包括（文本输入方式 ）、（图形输入方式 ）和（波形输入方式 ）。8文本输入是指采用（硬件描述语言 ）进行电路设计的方式。9功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证。前仿真10时序方针是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为（后仿真）或（延时仿真 ）。11当前最流行的并成为IEEE标准的硬件描述语言包括（VHDL ）和（VerilogHDL ）。12采用PLD进行的数字系统设计，是基于芯片的设计或称之为（自底向上 ）的设计。13硬件描述语言HDL给PLD和数字系统的设计带来了更新的设计方法和理念，产生了目前最常用的并称之为（自顶向下 ）的设计法。14EDA工具大致可以分为（设计输入编译器 ）、（仿真器 ）、（HDL综合器 ）、（适配器 ）以及（下载器 ）等5个模块。15将硬件描述语言转化为硬件电路的重要工具软件称为（HDL综合器 ）。单项选择题1将设计的系统或电路按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程称为（1 ）。设计输入 设计输出 仿真 综合2一般把EDA技术的发展分为（2 ）个阶段。 2 3 4 5 3AHDL属于（1 ）描述语言。普通硬件 行为 高级 低级4VHDL属于（2 ）描述语言。普通硬件 行为 高级 低级5包括设计编译和检查、逻辑优化和综合、适配合分割、布局和布线、生成编成数据文件等操作的过程称为（2 ）。设计输入 设计处理 功能仿真 时序仿真6在设计输入完成之后，应立即对设计文件进行（2 ）。编辑 编译 功能仿真 时序仿真7在设计处理过程中，可产生供器件编程使用的数据文件，对于CPLD来说是产生（1 ）文件。熔丝图 位流数据 图形 仿真8在设计处理过程中，可产生供器件编程使用的数据文件，对于FPGA来说是产生（2 ）文件。熔丝图 位流数据 图形 仿真9VHDL是在（2 ）年正式推出的。1983 1985 1987 198910Verilog HDL是在（1 ）年正式推出的。1983 1985 1987 198911在C语言的基础上演化而来的硬件描述语言是（2 ）VHDL Verilog HDL AHL CPUL 12基于PLD芯片的设计称之为（1 ）的设计。自底向上 自顶向下 积木式 顶层13基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为（2 ）设计法。自底向上 自顶向下 积木式顶层14在EDA 工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（2 ）。仿真器 综合器 适配器 下载器15在EDA 工具中，能完成在目标系统器件上布局布线软件称为（3 ）。仿真器 综合器 适配器 下载器答案：142002 CAD、CAE、EDA3 CAD4CAE5设计准备、设计输入、设计处理 、器件编程6 功能仿真、时序仿真、器件测试7 文本输入方式、图形输入方式、波形输入方式8 硬件描述语言9 前仿真10 后仿真、延时仿真11 VHDL、Verilog HDL12自底向上 （Bottom-Up） 13自顶向下 (Top-Down)14 设计输入编辑器、仿真器、HDL综合器、适配器（或布局布线器）、下载器15 HDL综合器单项选择题1 2 3 4 56 7 8 9 1011 12 13 14 15 试卷2 填空题：1、一般将一个完整的VHDL程序称为设计实体 2、VHDL设计实体的基本结构由（库 ）、（ 程序包）、（实体 ）、（结构体 ）和（ 配置）组成。3、（ 实体）和（ 结构体）是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。4、根据VHDL语法规则，在VHDL程序中使用的文字、数据对象、数据类型都需要（事先声明 ）。5、在VHDL中最常用的库是（IEEE ）标准库，最常用的数据包是（ STD_LOGIC_1164）数据包。6、VHDL的实体由（实体声明 ）部分和（ 结构体）组成。7、VHDL的实体声明部分指定了设计单元的（ 输入出端口）或（引脚 ），它是设计实体对外的一个通信界面，是外界可以看到的部分。8、VHDL的结构体用来描述实体的（逻辑结构 ）和（ 逻辑功能），它由VHDL语句构成，是外界看不到的部分。9、在VHDL的端口声明语句中，端口方向包括（输入 ）、（输出 ）、（ 双向）和（ 缓冲）。10、VHDL的标识符名必须以（字母开头），后跟若干字母、数字或单个下划线构成，但最后不能为（下划线）11、VHDL的数据对象包括（常量 ）、（ 变量）和（信号 ），它们是用来存放各种类型数据的容器。12、为信号赋初值的符号是（：=）；程序中，为变量赋值的符号是（：=），为信号赋值的符号是（=）13、VHDL的数据类型包括（标量类型 ）、（复合类型 ）、（存储类型 ）和（文件类型 ）。14、在VHDL中，标准逻辑位数据有（九 ）种逻辑值。15、VHDL的操作符包括（逻辑 ）、（ 算术）、（关系 ）和（ 并置）四类。选择题：1、IEEE于1987年公布了VHDL的（A ）语法标准。A、IEEE STD 1076-1987; B、RS232; C、IEEE STD_LOGIC_1164; D、IEEE STD 1076-1993;2、IEEE于1987年公布了VHDL的（ D）语法标准。A、IEEE STD 1076-1987; B、RS232; C、IEEE STD_LOGIC_1164; D、IEEE STD 1076-1993;3、VHDL的设计实体可以被高层次的系统（D ），成为系统的一部分。 A、输入； B、输出； C、仿真； D、调用4、VHDL常用的库是（A ）标准库。 A、IEEE； B、STD； C、WORK； D、PACKAGE5、VHDL的实体声明部分用来指定设计单元的（D ） A、输入端口； B、输出端口； C、引脚； D、以上均可6、一个设计实体可以拥有一个或多个（B ） A、设计实体； B、结构体； C、输入； D、输出7、在VHDL的端口声明语句中，用（A ）声明端口为输入方向。 A、IN； B、OUT； C、INOUT； D、BUFFER8、在VHDL的端口声明语句中，用（ B）声明端口为输出方向。 A、IN； B、OUT； C、INOUT； D、BUFFER9、在VHDL的端口声明语句中，用（C ）声明端口为双向方向。 A、IN； B、OUT； C、INOUT； D、BUFFER10、在VHDL的端口声明语句中，用（D）声明端口为具有读功能的输出方向。 A、IN； B、OUT； C、INOUT； D、BUFFER11、在VHDL中用（D ）来把特定的结构体关联一个确定的实体，为一个大型系统的设计提供管理和进行工程组织。A、输入； B、输出； C、综合； D、配置12、在VHDL中，45_234_278属于（A ）文字。A、整数； B、以数制基数表示的； C、实数； D、物理量13、在VHDL中，88_670551_278属于（C ）文字。A、整数； B、以数制基数表示的； C、实数； D、物理量14、在VHDL中，16#FE# 属于（B ）文字。A、整数； B、以数制基数表示的； C、实数； D、物理量15、在VHDL中，100m 属于（D ）文字。A、整数； B、以数制基数表示的； C、实数； D、物理量16、在VHDL中，可以用（B ）表示数据或地址总线的名称。A、下标名； B、段名； C、总线名； D、字符串17、在下列标识符中，（C ）是VHDL合法的标识符。 A、4h_adde； B、h_adde_； C、h_adder； D、_h_adde18、在下列标识符中，（ A）是VHDL错误的标识符。 A、4h_adde； B、h_adde4； C、h_adder_4； D、h_adde19、在VHDL中，（D）不能将信息带出对它定义的当前设计单元。 A、信号； B、常量； C、数据； D、变量20、在VHDL中，（D ）的数据传输是立即发生的，不存在任何延时的行为。 A、信号； B、常量； C、数据； D、变量21、在VHDL中，（A ）的数据传输是不是立即发生的，目标信号的赋值需要一定的延时时间。 A、信号； B、常量； C、数据； D、变量22、在VHDL中，为目标变量赋值的符号是（C ）。 A、=： ； B、= ； C、:= ； D、=23、在VHDL中，为目标信号赋值的符号是（D ）。 A、=： ； B、= ； C、:= ； D、=24、在VHDL中，定义信号名时，可以用（ C）符号为信号赋初值。 A、=： ； B、= ； C、:= ； D、=25、在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中的数据是用（ B）表示的。 A、小写字母； B、大写字母； C、大或小写字母； D、全部是数字答 案填空题：1、设计实体； 2、库、程序包、实体、结构体、配置； 3、实体、结构体； 4、事先声明；5、IEEE；STD_LOGIC_1164； 6、实体声明、结构体； 7、输入/输出端口、引脚；8、逻辑结构、逻辑功能； 9、输入、输出、双向、缓冲； 10、字母开头、下划线；11、常量、变量、信号； 12、:=、:=、=； 13、标量类型、复合类型、存取类型、文件类型； 14、九； 15、逻辑、算术、关系、并置； 16、选择题：1、A 2、D 3、D 4、A 5、D 6、B 7、A 8、B 9、C 10、D 11、D 12、A13、C 14、B 15、D 16、B 17、C 18、A 19、D 20、D 21、A 22、C 23、D24、C 25、B 试卷3 一、填空题1、集成度是集成电路一项很重要的指标，可编程逻辑器件按集成密度小于或大于（），可分为（）和（）两大类。2、高密度可编程逻辑器件HDPLD包括（）、（）、（）三种。3、 按结构分类，PLD分为（）和（）两大类。其中（）基于EPROM、E2PROM和快闪存储器件，系统断电后编程信息（）；（）采用SRAM结构，系统掉电后编程信息（）。4、 可编程逻辑器件中至少包含（）、（）、（）三种结构。5、 ISP是指（）。二、选择题1、不属于PLD基本结构部分的是（）。A、 与门阵列 B、或门阵列 C、与非门阵列 D、输入缓冲器2、在下列器件中，不属于PLD的器件是（）。A、PROM B、PAL C、SRAM D、PLA3、在下列可编程逻辑器件中，不属于高密度的是（）。A、EPLD B、CPLD C、FPGA D、PAL4、在下列可编程逻辑器件中，不属于低密度的是（）。A、PROM