数字电路第三章习题课.ppt

3. 同步练习,1. 从结构看，组合逻辑电路由门电路构成，不含 ，也不含 ，信号从输入开始单向传输到输出。 2. 组合逻辑电路是指任何时刻电路的输出仅由当时的 决定。 3. 用文字、符号或者数码表示特定对象的过程，叫做 。 4. 用二进制代码表示有关对象的过程叫 ；n位二进制编码器有 个输入，有 个输出。 5. 将十进制数的十个数字编成二进制代码的过程叫 。,1.存储电路、反馈 2.输入 3.编码 4.二进制编码2n，n 5.二-十进制编码（BCD编码）,6. 在几个信号同时输入时，只对优先级别最高的进行编码叫 。 7. 把代码的特定含义翻译出来的过程叫 ；n位二进制译码器有 个输入，有 个输出，工作时译码器只有一个输出有效。 8. 两个1位二进制数相加叫做 。两个同位的加数和来自低位的进位三者相加叫做 。 9. 从若干输入数据中选择一路作为输出的电路叫 。 10. 当输入信号改变状态时，输出端可能出现虚假过渡干扰脉冲的现象叫 。,6.优先编码 7.译码 n 2n 8.半加 全加 9.数据选择器 10. 竞争-冒险,11. 异或逻辑门完成的运算也称为 。 12. 将1999个1异或起来得到的结果为 ；而2000个1异或的结果是 。 13. 一个二进制编码器若需要对12个输入信号进行编码，则要采用 位二进制代码。 14. 5变量输入译码器，其译码输出信号最多应有 个。 15. 输出高电平有效的4线-16线译码器的输入ABCD=1010时，输出Y15Y0= 。,11.模2加 12.1（奇数个1） 0 （偶数个1） 13.4 14.32=25 15.0000010000000000,16. 输出低电平有效的二-十进制译码器的输入8421BCD码为0110时，其输出Y9Y0= 。 17. 全加器与半加器的区别是 。 18. 对于高电平是输出有效电平的译码器，每个输出都是 。若以这种类型的译码器实现组合逻辑电路时，还需要增加 。 19. 对于低电平是输出有效电平的译码器，每个输出都是 。若以这种类型的译码器实现组合逻辑电路时，还需要增加 。,16.1110111111 18.对应输入的最小项 或门 19.对应输入的最小项的非 与非门,二、单向选择题 1. 在二进制译码器中，若输入有4位代码，则输出有（ ）信号。 2个 4个 8个 16个 2. 用高电平为输出有效的译码器实现组合逻辑电路时，还需要（ ）。 与非门 或非门 与门 或门 3. 用低电平为输出有效的译码器实现组合逻辑电路时，还需要（ ）。 与非门 或非门 与门 或门,1. 2. 3. ,4. 在下列电路中，只有（ ）属于组合逻辑电路。 触发器 计数器 数据选择器 寄存器 5. 在组合逻辑电路的常用设计方法中，可以用（ ）来表示逻辑抽象的结果。 真值表 状态表 状态图 特性方程,6. 组合逻辑电路的竞争-冒险是由于（ ）引起的。 电路不是最简 电路有多个输出 电路中存在延迟 电路使用不同的门电路 7. 能实现从多个输入端中选出一路作为输出的电路称为（ ）。 触发器 计数器 数据选择器 译码器,4. 5. 6. 7. ,8. 能完成两个1位二进制数相加并考虑到低位来的进位的器件称为（ ）。 编码器 译码器 全加器 半加器 9. 只考虑本位数而不考虑低位来的进位的加法称为（ ）。 全加 半加 全减 半减 10. 用来判断电路全部输入中1的个数奇偶性的电路称为（ ）。 触发器 计数器 数据选择器 奇偶校验器 11. 用代码代表特定信号或者将代码赋予特定含义的过程称为（ ）。 译码 编码 数据选择 奇偶校验,8. 9. 10. 11. ,12. 把代码的特定含义翻译出来的过程称为（ ）。 译码 编码 数据选择 奇偶校验 13. 如需要判断两个二进制数的大小或相等，可以使用 （ ）电路。 译码器 编码器 数据选择器数据比较器 14. 半导体数码管的每个显示线段都是由（ ）构成的。 灯丝 发光二极管发光三极管熔丝,12. 13. 14. ,3.试用四选一数据选择器实现函数（10分）,3.试用四选一数据选择器实现函数,答案：四选一数据选择器得输出为： 而欲实现的逻辑函数为： 令 则 将F得表达式与Y的表达式对比，得： 画出逻辑图，,4.试用线线译码器74LS138和门电路实现一个判别电路，当输入的三位二进制代码能被整除时电路输出为，否则为。(10分),步骤：1.列真值表 2.写出