《dzchap触发器》PPT课件.ppt_第1页
《dzchap触发器》PPT课件.ppt_第2页
《dzchap触发器》PPT课件.ppt_第3页
《dzchap触发器》PPT课件.ppt_第4页
《dzchap触发器》PPT课件.ppt_第5页
已阅读5页,还剩69页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

(4-1),电子技术,第四章 触发器,数字电路部分,(4-2),第四章 触发器,4.1 概述 4.2 触发器的基本形式 4.3 触发器按逻辑功能的分类 4.4 触发器逻辑功能的转换 4.5 触发器的触发方式 4.6 触发器的应用举例,(4-3),4.1 概述,触发器的功能:形象地说, 它具有“一触即发”的功能。在输入信号的作用下,它能够从一种状态 ( 0 或 1 )转变成另一种状态 ( 1 或 0 )。,触发器的特点:有记忆功能的逻辑部件。输出状态不只与现时的输入有关,还与原来的输出状态有关。,触发器的分类:,按功能分:有R-S触发器、D型触发器、JK触发器、T型等; 按触发方式划分:有电平触发方式、主从触发方式和边沿触发方式 。,(4-4), 4.2 触发器的基本形式,反馈,基本 RS 触发器,反馈,正是由于引入反馈,才使电路具有记忆功能 !,(4-5),输入RD=0, SD=1时,若原状态:,1,1,0,0,1,0,1,0,输出仍保持:,若原状态:,0,1,1,1,1,0,1,0,输出变为:,置“0”!,(4-6),输入RD=1, SD=0时,若原状态:,1,0,1,0,1,0,0,1,输出变为:,若原状态:,0,0,1,1,0,1,0,1,输出保持:,置“1” !,(4-7),输入RD=1, SD=1时,若原状态:,1,0,1,1,1,0,0,1,输出保持原状态:,若原状态:,1,1,0,1,1,0,输出保持原状态:,保持!,(4-8),输入RD=0, SD=0时,输出:全是1,注意:当RD、SD同时由0变为1时,翻转快的门输出变为0,另一个不得翻转。因此,该状态为不定状态。,基本触发器的功能表,(4-9),1. 触发器是双稳态器件,只要令RD=SD=1,触发器即保持原态。稳态情况下,两输出互补。一般定义Q为触发器的状态。,2. 在控制端加入负脉冲,可以使触发器状态变化。SD端加入负脉冲,使Q=1,SD称为“置位”或“置1”端。RD端加入负脉冲,使Q=0,RD称为“复位”或“清0”端。,小结,(4-10),4.3 触发器按逻辑功能的分类,4.3.1 同步RS触发器,“ 同步 ”的含义:由时钟CP决定R、S能否对输出端起控制作用。,直接清零端,直接置位端,(4-11),直接清零端,直接置位端,直接清零端、置位端的处理:,(4-12),CP=0时,0,触发器保持原态,CP=1时,(4-13),RS触发器的功能表,简化的功能表,Qn+1 -下一状态(CP过后),Qn -原状态,(4-14),简化的功能表,由它的功能表可见:在R、S不相等时,Q 服从于 S !,这是一个值得重视的规律,有必要进一步归纳和进行形象化的表达。,(4-15),R、S不相等时,信息传送路径的形象化表达 :,该电路的信息传送规律在今后的学习过程中,将会多次使用。,(4-16),例:画出RS触发器的输出波形 。假设Q的初始状态为 0。,CP,R,S,Q,使输出全为1,CP撤去后 状态不定,(4-17),同步 R-S 触发器的小结,1. 当CP = 0 时,无论R、S 为何种取值组合,输出端均“保持原态”;,2.只有当CP=1 时,将c门和d门打开,控制端R、S的取值组合才会在输出端有所反映,即有所谓“功能表”。,(4-18),(4-19),4.3.2 D触发器,(4-20),CP=0时,a、b门被堵,输出保持原态:,0,(4-21),CP=1时,a、b门被打开,输出由D决定:,若D=0,1,0,1,1,0,0,1,若D=1,1,1,0,0,1,1,0,结论:Qn+1 = D,(4-22),功能表,Q,例:画出D触发器的输出波形。,(4-23),D触发器也称 D锁存器,有集成组件的产品,如74LS77(4位锁存器)、74LS75(4位双稳态锁存器),等等。,(4-24),4.3.3 T和T触发器,一、T 触发器,逻辑功能:每来一个时钟脉冲,输出的状态就翻转一次,也叫计数器。,R,S,(4-25),工作原理:,显然, 当时钟 CP = 0 时,触发器必然处于保持状态。,CP = 0 时,(4-26),归纳: 在CP 1期间,下状态Q n+1必然对其原状态作一次否定 !,CP =1 时,R Qn,1,= Qn,Qn,T 触发器的功能就是每来一个脉冲翻转一次 。,若Qn=0,则Qn+1=1,若Qn=1,则Qn+1=0,(4-27),由同步RS触发器构成的T 触发器存在的问题:计数脉冲必须严密配合,CP脉冲不能太长,否则触发器将产生空翻现象(CP=1期间,输出状态翻转若干次) 。,1 0,1,0,0 1,0,1,0,1,0,1,1,1,(4-28),F主,F从,CP1时:主触发器打开,从触发器封锁 。,克服“空翻”的办法 :用主从RS触发器构成 T 触发器。,CP0时:主触发器封锁,从触发器打开 。,动作特点:F主、F从轮流工作。,(4-29),小结:R1、S1之值向上传送一级,抵达Q ;,主从触发方式T 触发器的工作原理,F主 被打开,进入工作状态。,F从 被封锁,输出端保持原状态不变。,CP = 1 时,,(4-30),0,F主 被封锁,输出端保持原状态不变。,1,F从 被打开,进入工作状态。,小结:R1、S1又向上传送一级,抵达 Q端 。,CP = 1 时,,(4-31),综合上述分析,主从触发器一个CP 只能翻转一次。,前沿处,输出交叉反馈到F主。,后沿处,输出传递到F从翻转完成。,逻辑符号:,时序图:,(4-32),R S 触发器的电路结构演变过程,由两个与非门构成基本RS触发器,由四个与非门构成同步RS触发器,由九个与非门构成主从RS触发器,公共结构,让其接受时钟控制,克服空翻,(4-33),二、T 触发器,T触发器与T触发器无本质区别,只是加入了控制端T。,T,R1 = TQ,(4-34),T = 0 时:将F主封锁,输出端维持原态 。,T = 1 时:右图电路即为 T 触发器,当cp到来时,输出端将正常翻转 。,(4-35),功能表,(4-36),三、JK触发器,JK触发器的功能最完善,有两个控制端J、K。,(4-37),JK触发器的工作原理:,被封锁,保持原态,J=K=0时:,相当于T触发器T=0,(4-38),相当于T触发器T=1,J=K=1时:,(4-39),Qn=0时,Qn+1=1,J=1,K=0时:,(4-40),Qn=1时,F主被封 保持原态,Qn+1 =1,J=1,K=0时:,(4-41),Qn+1=0,同样原理:,J=0,K=1时:,(4-42),功能表,JK触发器的功能小结:,1. 当J=0、K=0时,具有保持功能;,2. 当J=1、K=1时,具有翻转功能;,3. 当J=0、K=1时,具有复位功能;,4. 当J=1、K=0时,具有置位功能。,(4-43),时序图,保持,T,(4-44),例1:画出主从 JK 触发器输出端波形图。,(4-45),例2:假设初始状态 Q n = 0 ,画出Q1和Q2 的波形图。,Q1,Q2,看懂逻辑符号 ;,熟练使用功能表 。,(4-46),常用“专业术语”介绍,数据锁定:,触发器的输出状态固定不变,这就称作“数据锁定”。它相当于“保持”功能。,(4-47),主从JK 触发器的小结,1. 熟练掌握JK触发器逻辑符号的全部含义。,2. 熟练掌握并正确运用JK触发器的功能表。,(4-48),4.4 触发器逻辑功能的转换,被转换的触发器的功能包含目的触发器的功能。,例如:JK触发器,1. 当J=0、K=0时,具有保持功能;,2. 当J=1、K=1时,具有翻转功能;,3. 当J=0、K=1时,具有复位功能;,4. 当J=1、K=0时,具有置位功能。,因此,JK触发器可以转换成其他多种触发器。,(4-49),一、JK触发器转换成D触发器,(4-50),二、JK触发器转换成T触发器,(4-51),三、D触发器转换成T触发器,(4-52),4.5 触发器的触发方式,触发方式?,研究翻转时刻与 时钟脉冲间的关系,4.5.1 电位触发方式,电位触发,正电位触发,负电位触发,CP=1 期间翻转,CP=0 期间翻转,(4-53),例如:下图所示的D触发器就是电位触发方式。,“高电平触发”,“低电平触发”,优点:结构简单;动作较快。,缺点:容易空翻。,适用范围:只能用作数据锁存器。,(4-54),4.5.2 主从触发方式,主从触发方式的翻转过程:,前沿处,输出交叉反馈到F主。,后沿处,输出传递到F从翻转完成。,CP,?,(4-55),以主从触发的D触发器为例:设Qn = 0,CP,D,Q,正确的输出波形,假设在CP=1期间 D有一干扰,出现干扰后,主从型的D触发器的输出波形如何?,主从触发方式存在其固有的缺陷一次翻转”问题。,(4-56),1,1,0,1,0,1,0,0,0,0,1,1,0,保 持,解释如下:,设Qn = 0,保持,跟随D端,初始状态,Q实际,保持,(4-57),归 纳,产生上述输出结果的根本原因是:主触发器是一个同步RS触发器,在CP=1期间当输入信号变化时,其状态能,且只能改变一次;于是导致CP下降沿到来时Q状态跟随Q状态改变。,(4-58),逻辑符号,(4-59),在使用主从结构触发器时必须注意:只有在CP = 1的全部时间里输入始终保持不变的条件下,用 CP 下降沿到来时的输入状态决定触发器的下态才肯定是对的。否则,必须考虑 CP=1 期间输入端状态的全部变化过程,才能确定 CP 降沿到来时触发器的下态。,结论,(4-60),4.5.3 边沿触发方式,为了免除CP=1期间输入控制电平不许改变的限制,可采用边沿触发方式。其特点是:触发器只在时钟跳转时发生翻转,而在CP=1或CP=0期间,输入端的任何变化都不影响输出。,如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。,(4-61),设原态Q=0,并设D=1。,1,CP=0期间: (1) c 、d被锁,c、d的输出均为1。,0,0,0,(4-62),1,(2) c=1 、d=1反馈到a、b的输入,a、b输出为0、1。,0,0,0,CP=0期间:,(4-63),CP正沿到达时: c、d开启,使c=1,d=0。,Q翻转为1,1,1,置 0 阻塞线,置 1 维持线,(4-64),CP正沿过后: d=0将c封锁,并使b=1,维持d=0。,1,因此以后CP=1期间D的变化不影响输出。,0,0,1,D=0时的翻转,请大家自己分析。,(4-65),置 0 阻塞线,置 1 阻塞线,置 1 维持线,置 0 维持线,该上升沿触发的D触发器是维持阻塞型 D触发器。,(4-66),边沿触发的D触发器功能表,触发方式在逻辑符号中的表示:,(4-67),1. 在应用触发器时,要特别注意触发形式,否则很容易造成整个数字系统工作不正常。,2. 边沿触发抗干扰能力强,且不存在空翻,应用较广泛。,小结,(4-68),4.6 应用举例,例:四人抢答电路。四人参加比赛,每人一个按钮,其中一人按下按钮后,相应的指示灯亮。并且,其它按钮按下时不起作用。,电路的核心是74LS175四D触发器。它的内部包含了四个D触发器,各输入、输出以字头相区别,管脚图见下页。,(4-69),1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,USC,公用清零,公用时钟,74LS175管脚图,(4-70),+5V,D1,D2,D3,D4,CLR

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论