计算机组成与系统结构课程设计--单周期32位CPU的设计.doc

学 号：计算机组成与系统结构课程设计设计说明书单周期32位CPU的设计 起止日期： 2014 年 1 月 13 日 至 2014 年 1 月 17 日学生姓名班级11计算机2班成绩指导教师(签字)计算机与信息工程学院2014年1月17日目录1、 指令系统设计12、 控制部件设计43、 单周期中央处理器cpu设计94、 计算机主机系统设计125、 调试程序编制及主机系统调试126、 心得体会16参考资料16 1、 指令系统设计R型指令(op=0001)op rs rt rd func add(func=000001)：将rs寄存器中的值和rt寄存器中的值相加，结果存入rd寄存器sub(func=000010)：将rs寄存器中的值和rt寄存器中的值相减，结果存入rd寄存器and(func=000011)：将rs寄存器中的值和rt寄存器中的值相与，结果存入rd寄存器or(func=000100)：将rs寄存器中的值和rt寄存器中的值进行或运算，结果存入rd寄存器I型指令op rs rt 立即数 addi(op=1000)：将rs寄存器中的值与（补零成32位的）立即数减，结果存入rt寄存器ori(op=0010)：将rs寄存器中的值与（补零成32位的）立即数或，结果存入rt寄存器lw(op=0011)：将RAM中地址为rs+立即数单元的值写入rtsw(op=0100)：将rt中的值写入RAM中地址为rs+立即数单元beq(op=0101)：若rs中的值=rt中的值，则跳转到（原本的下一个地址+立即数）wr(op=0111)：把（补零成32位的）立即数写入寄存器rtJ型指令op invalid 地址 88jump(op=0110)：直接跳转到目的地址（8位）开始执行指令译码器的作业是对取指令操作中得到的指令进行译码，确定这条指令需要完成的操作。从而产生相应的控制信号，驱动执行状态中的各种动作。它是控制器的一个重要组成部分。在MIPS指令集中，根据操作码OP和功能码FUNC来区别指令。根据表3-3列出的20条指令编码的逻辑表达式如下，其中，OP5.0为操作码OP，FUNC5.0为功能码FUNC，电路符号如图9-4所示。域编号31.2625.2120.1615.1110.0605.00R形式OpRsRtRdSaFuncAdd000000RsRtRd00000100000Sub000000RsRtRd00000100010And000000RsRtRd00000100100Or000000RsRtRd00000100101Xor000000RsRtRd00000100110Sll00000000000RtRdSa000000Srl00000000000RtRdSa000010Sra00000000000RtRdSa000011Jr000000Rs000000000000000001000I形式OpRsRtImmediate(立即数)Addi001000RsRtImmediateAndi001100RsRtimmediateOri001101RsRtimmediateXori001110RsRtimmediateLw100011RsRtOffsetSw101011RsRtOffsetBeq000100RsRtOffsetBne000101RsrtOffsetLui001111000000RtImmediateJ形式OpaddressJ000010targetjal000011target图5-2 指令执行时序图2仿真结果：2、 控制部件设计控制器是计算机中 发号施令的部件，它控制计算机的各部件有条不紊的进行工作。 更具体的讲， 控制器的任务是从内存中取出指令解题步骤加以分析，然后执行某种操作。PCSOURCE是用于标记下一条指令的地址，通过计算得到的下一条指令有下列4种情况：为0时：下一条指令地址取PC+4（用于指令存储器的地址是7.2）；为1时：下一条指令地址取分支跳转（BEQ、BNQ指令）；为2时：下一条指令地址取跳转（J指令）；为3时：下一条指令地址取跳转变链接（JAL指令）。CALL（JAL）标记31号寄存器，由于JAL指令要把分支延迟槽下一条指令的指令地址保存在寄存器31号中，故需要设置一个控制信号CALL，当CALL=1时，选择31号寄存器，为JAL跳转指令提供寄存器，当CALL=0时，从32位的寄存器堆中根据地址选择出一个32位的寄存器用于读或写数据。M2REG（LW指令）标记是将运算的结果直接写入寄存器堆，还是将数据存储器的数据取出后写入寄存器堆。ALUC运算器的控制信号，用于选择做何种运算。WMEM数据存储器的读写信号。SHIFT标记移位运算，由于移位运算的运算数需要位数拓展。ALUIMM标记立即数运算，由于有立即数参与运算前需要位数拓展。SEXT标记参加运算的是有符号数。WREG寄存器堆的读写信号。REGRT标记指令中的20.16或15.11中的哪一种作为运算的目标寄存器。它的电路符号如图9-7。根据3.3节指令的执行分析，可以得出这20条控制信号的逻辑表达式如图所示：表3-1。 指令（R类型）AddSubAndOrXorSllSrlSraJr输入Op5.0000000000000000000000000000000000000000000000000000000Func5.0100000100010100100100101100110000000000010000011001000ZXXXXXXXXX输出Pcsource1.0000000000000000010Aluc3.0X000X100X001X101X010001101111111XShift00000111Xaluimm00000000xSextXXXXXXXXxWmem000000000Wreg111111110M2reg00000000XRegrt00000000XCall00000000x指令（I类型）AddiAndiOriXoriLwSwBeqBneLui输入Op5.0001000001100001101001110100011101011000100000101001111Func5.0XxxxxxXxxxxxXxxxxxXxxxxxXxxxxxXxxxxxXxxxxxXxxxxxXxxxxxZXXXXXX0101x输出Pcsource1.00000000000000001010000Aluc3.0X001X001X101X010X000X000X100X100X110Shift000000000Aluimm111111001Sext100011111Wmem000001000Wreg111110001M2reg00001XXX0Regrt11111XXX1Call00000XXX0指令（J类型）JJal输入Op5.0000010000011Func5.0XxxxxxXxxxxxZXxPcsource1.01111Aluc3.0XXShiftXXAluimmXXSextXXWmem00Wreg01M2regXxRegrtXXCallX1仿真结果：、指令存储器用于在计算机中保存指令。在本届中使用LPM_ROM来实现，它能保存64条指令字，如图9-10所示。指令存储器输入：A31.0（指令地址），实际使用的地址为A7.2。指令的输出信号：DO31.0。指令存储器的元件符号如图9-10所示。真值表如9-3所示，DO表示在指令数据文件中地址A对应的指令数据。波形分析。10.0ns20.0ns这一段，A为00000004，CLK在10.0ns时刻有一个下降沿。故此时DO的值应该变为地址00000004对应的指令数据为3C010000，然后直到20.0ns时刻之前都是上升沿，故一直保持不变为3C010000，直到20.0ns时刻来了一个下降沿，DO的值应该变为地址00000008对应的指令数据为34240050。图9-20中此刻时段正好也为这样，因此得证。最后，根据原理图，按照第4.1.3小节中的方法生成元器件原理图。仿真结果：输入WE0011XXA31.0AAAAAADI31.0XXDIDIXXCLKXX0011MEMCLK输出DO31.0DO不变DI不变DO不变为上升沿。为下降沿数据存储器的原理图设计（1）加法指令数据文件（2） 调用lpm_ram_dp宏设计数据存储器（3）仿真结果：波形分析。20.0ns25.0ns这一时刻，A为00000060，CLK为0，WE为0，则为读信号，MEMCLK此时此刻有一个上升沿，故独处地址A对应的数据DO位000000A3。30.0ns35.0ns这一时刻，A为00000000，DI为00000300，CLK为0，WE为1，则写为信号。MEMCLK此时此刻有一个上升沿，故将DI数据写入到地址A对应的位置DO为00000300。图9-31中正是如此，只是整体有一个周期的时延，因此得证。3、 单周期中央处理器cpu设计通过调用前面编写的一系列元器件来实现单周期CPU，它能处理MIPS中列出的20条常用指令。CPU输入信号：CLOCK为时钟信号，RESETN为设置0信号，INSTR为指令数据，MEM为运算数据。CPU输出信号：PC是下一条要执行指令在指令存储器中的地址，DATA是运算得到的要写入数据存储器的数据。根据控制器各控制信号的描述以及3.3节中CPU设计思路分析，可综合完整的CPU逻辑设计，如图9-33所示。最终得到CPU的原理图CONTROLLERPCA DOROMPCDO+1ZOPFUNCJUMPMEMTOREGPCSRCMEMWRALUC2.0ALUSRCREGWRN11.0 WEN21.0 Q1NI DI Q2CLKrsrt10ZEROFILLREGDSTREGSRC01+01A ALU2.0Z ALU RBWEADODI1001clocktargetrdimmRAMReg16NPC0 14、 计算机主机系统设计主机系统的设计与现实是离不开存储器的，因为CPU要从指令存储器中取得指令，分析解释后在从数据存储器中取得用于计算的数据，计算的接过可存放到数据存储器中。故本杰将在9.6节的基础上为CPU加上指令存储器和数据存储器，得到一个计算机主机系统。主机系统的电路图分析CPU的设计描述及各端口描述，不难得出如图所示的主机系统的原理图原理图：5、 调试程序编制及主机系统调试加法程序调试仿真在这里做一个加法163+39+121+277=600指令寄存器数据文件：仿真结果：6、 心得体会在此次课设进行前我们在老师帮助下提前做了几章的实验,所以对Quartus软件的操作有了一定基础的了解,让我们更好的去做这个课设,经过一个星期的努力,熟练地掌握了quartus的使用方法。在此次课设中,我们从最底层了解到了计算机的本质,对 CPU、寄存器、控制器登入到精简指令计算机,都有了一定程度上的了解。在课设当中自己动手实践开发设计能力得到了极大地提高，为今后的相关硬件课