《的组成和结构》PPT课件.ppt

北京交通大学 电工电子教学基地,信号与系统,第3章 SEED5402 DSK的组成和结构 (板上软硬件资源简介),本章主要内容,一、SEED5402 DSK的组成及结构 二、SEED5402 DSK的主要软件资源 三、TMS320VC5402 DSP的硬件设计,一、SEED5402 DSK的组成及结构,1.概述 DSK 包括： 主芯片1枚：100 MHz TMS320VC5402 DSP RAM 1枚：1个软件等待的64K16bit的SRAM(CY7C1021V33)(外部) FLASH 1枚：256K16bit 的 FLASH存储器(AM39VF400A) 接口2个：用于仿真的JTAG测试总线控制器和一个连接到PC机并口 的主机端接口HPI 信号采集和输出端口：麦克风/耳机音频接口(包括TLC320AD50C) 扩展板接口,SEED5402 DSK面板,MIC,SPEAKER,JTAG,HPI,扩展板接口,5VDC,DSK的结构组成框图,DSK的电源：5V 电源。 板上的线性电源稳压器提供1.8V DC 核电压、3.3V DC 数字电压和5V DC 模拟电压。 DSK内嵌了一个仿真器：由测试总线控制器(TBC)提供的，并且既可以通过符合IEEE-1284 的并行接口来访问DSP主机接口(HPI)。同时它满足IEEE 标准1149.1(JTAG)，并且与代码调试器(Code Composer debugger)兼容。另外，也可以使用外部XDS510仿真器来调试DSK板，仿真器连接到板上的JTAG 连接器J1。,2.DSK的组成(1),外部存储器接口(EMIF)： DSP通过它的16bit外部存储器接口连接器(EMIF)连接外部SRAM、FLASH 存储器和扩展存储器或连接扩展板。 RAM： DSK 有一组64Kx16bit 的SRAM(在管脚相同情况下，可以扩展到256Kx16bit)，当工作频率为100MHz 时，它运行过程有1个等待状态。 FLASH ： DSK 有1个256Kx16bit 的FLASH存储器。,2.DSK的组成(2),2.DSK的组成(3),DSK 为外部用户选择提供了3个跳线JP1、J4、J9。 JP1: 耳机输出跳线 Pins 1 to 2: 无缓冲的(AD50)输出 Pins 2 to 3: 缓冲的输出 J4：引导模式跳线 Pins 1 to 2: HPI引导选择 Pins 2 to 3: FLASH引导模式 J9：MP/MC#模式控制 Pins 1 to 2: MC模式 Pins 2 to 3: MP模式,麦克风/耳机音频接口： 通过AD50AIC(A/D、D/A转换器)来提供麦克/耳机音频接口， 提供信号采集和输出接口。 AD50AIC与DSP的McBSP1相连接。 McBSP0接口连接到扩展连接器(TI原版和电话接口相连)。,2.DSK的组成(4),信号采集和输出电路图,信号源,到DSP的McBSP1 接收寄存器,来自DSP的McBSP1 发送寄存器,信号输出端口,来自AD50,信号采集和输出电路图,2.DSK的组成(5),一个复位按钮J2允许手动地复位DSK DSK 上的4个LED ： 1个 上电的指示灯 3个 用户控制的指示灯。,DSK板上芯片,DSP数字信号处理器：TMS320VC5402 用于子板接口：总线锁存器：74LVC16245A(3枚) 存储器：SRAM：CY7C1021V33, FLASH：AM39VF400A CPLD：CY37064VP100 用于CODEC：TLC320AD50C 用于并行口：并行口接口PPC34C60 ，总线开关CBT3384A(2枚) 用于JTAG：多路复用CBT435T(2枚)， 测试总线控制器（TBC）ACT8990 晶振：20MHz+频率转换器CY2071A 电源：+5V输入+电源转换器TPS767D318 DSK电路图：schematic,DSK 支持TMS320VC5402 DSP，工作频率可以高达100MHz，工作的核电压为1.8V，I/O 电压为3.3V DSK 包括电源稳压器PS767D318，它为DSP提供3.3V I/O 电压和1.8/2.5V 核电压。,3.DSK的结构-DSP芯片,外部程序存储器的可用大小是取决于OVLY 位的设置和MP/MC# 跳线的设置。 DSK提供了256K字的FLASH。FLASH工作在+3.3V的电源电压。 如果 OVLY位0 并且MP/MC#0，那么程序存储器的空间0x00000xEFFF(60K words)映射到外部存储器，是FLASH 还是SRAM 决定于控制寄存器的FLASHENB 状态位。在上电状态，FLASHENB位置位是为了允许从FLASH 引导。然后软件清除此位，使具有1个等待状态的SRAM 使用这个相同的存储器空间。,3.DSK的结构-外部程序存储器,外部程序存储器的可用大小是取决于OVLY 位的设置和MP/MC# 跳线的设置。 如果MP/MC#0，那么0xF0000xFFFF 是保留给片内ROM 和中断矢量表，并且外部程序存储器在0页是不可用的，但是在其它页可以使用，这些取决于OVLY 位的设置。,3.DSK的结构-外部程序存储器,DSK 外部程序空间由外部存储器存取控制寄存器位来控制（CPLD-Based Control Register Bits）： DM_SEL = DMCTRL bit 7 FLASHENB = CNTL2 bit 5 外部程序存储器的I/O 空间是由2部分组成，一个是系统基于CPLD 控制空间，另一个是扩展板存储器空间。DM_SEL 位能够控制I/O 空间的访问。如果DSP 向此位写1，那么扩展板存储器的I/O 空间是不能被访问的。如果向此位写0，那么扩展板存储器的I/O 空间是可以被访问的。,3.DSK的结构-外部程序存储器(续),DSK提供了64Kx16比特的SRAM，SRAM工作在+3.3V的电源电压。可以使用的外部数据存储器的大小取决于DROM 的设置。如果DROM0，那么0x40000xFFFF (48K words)的空间是外部存储器(FLASH 或SRAM)。如果DROM1，外部存储器只能使用0x40000xEFFF。 是否可以访问板上或扩展板存储器取决于DMSEL 控制寄存器位。如果DMSEL0(缺省)，那么可以使用板上的数据存储器。如果DMSEL1，那么可以使用扩展板存储器，并且地址开始于0x8000。数据存储器空间资源也取决于MP/MC 状态。,3.DSK的结构-外部数据存储器,如果MP/MC = 1 并且 OVLY = 0，那么0x00000xFFFF 空间是分配给外部存储器( FLASH 或SRAM )。 在70ns FLASH 存储器的情况下(FLASHENB=1)，总线的速率为100MHz，访问FLASH需要7个等待状态。 在SRAM 情况下(FLASHENB=0)，总线速率为100MHz 时，访问SRAM需要1 个等待状态。 因为SRAM 和FLASH 共享同一个等待状态产生器， 5402 内部的等待状态产生器将必须从访问SRAM 的一个等待状态转换到访问FALSH 的7个等待状态。 如果MP/MC = 1并且OVLY = 1，则只有x40000xFFFF 是映射到外部存储器的。,3.DSK的结构-外部数据存储器(续),数据存储器配置,I/O空间由2部分组成，一部分是系统基于CPLD的控制空间，另一部分是扩展板存储器空间。DM_SEL位是外部存储器存取控制寄存器位，能够控制I/O空间的访问。如果DSP向此位写1，那么扩展板存储器的I/O空间是不能被访问的。如果向此位写0，那么扩展板存储器的I/O空间可以被访问。,3.DSK的结构- I/O 存储器空间,外部存储器存取控制寄存器位 CPLD-Based Control Register Bits: DM_SEL = DMCTRL bit 7,3.DSK的结构- I/O 存储器空间,I/O空间存储器配置,VC5402 DSP 的HPI 接口是8 位并行接口。 因为VC5402 DSP不能接受+5V信号，所以使用2个TI CBT缓冲器，把PPC34C60的输出转换到+3.3V兼容的信号。类似的是，2个CBT(多路复用器SN74CBT3257)是用来转换+5V TBC (测试总线控制器 )的输出的，同时也提供TBC与外部仿真端口之间的选择。,3.DSK的结构- DSP HPI 接口,音频接口使用了2 个标准的3.5mm 的连接器： 一个连接麦克风(J5)的音频输入 一个连接耳机(J6)的音频输出 音频输入是交流耦合的，并包括： 1 个固定增益为10dB 的放大器 实现单端到差分的转换 电压偏置(支持电池电源和驻极体麦克风) 被动滤波(在DSK 的音频插口和CODEC 之间)用来增强性能,3.DSK的结构-麦克风和耳机接口,驻极体麦克风的输入需要一个电压偏置。如果使用电容来隔离偏置电压，就能够使用动态的麦克风。麦克风的输入信号最大允许标准是500mVp。在DSK上有10dB前置放大器增益。当接入信号源的输入时，需要使用隔直电容(0.1u)。 音频输入可以编程控制，在软件的控制下，可以提供0dB、+6dB、+12dB的增益。音频输出也是可以编程控制的，在软件的控制下，可以提供0dB、-6dB、-12dB的增益。 另外，硬件跳线可以选择：直接从AD50 输出(为了驱动一个单端的600欧姆的负载)或经LM386功放驱动后输出(为了连接低阻抗的耳机，如8欧姆的耳机),3.DSK的结构-麦克风和耳机接口(续),在DSK板上使用了AD50 CODEC作为A/D和D/A的转换设备。它是一款美国TI公司生产的SIGMA-DELTA型模拟接口芯片，内部集成了16位的A/D和D/A转换器以及抗混叠滤波器，采样速率最高可达22.05kb/s，采样速率和抗混叠滤波器的截止频率都可通过DSP的程序来设置，而且两者存在一定关系。此外，ADC之后有一个抽取滤波器以提高输入信号的信噪比，在DAC之前有一个插值滤波器以保证输出信号平滑输出。AD50与DSP芯片通过同步串行通信接口(MCBSP1)相连。,3.DSK的结构-麦克风和耳机接口(续),PC机和DSK的通信是通过一个符合IEEE-1284标准的并行接口来实现的。使用一个标准DB-25的连接器。 主机接口可以支持DSP主机接口(HPI)和JTAG测试总线控制器(TBC)的访问，TBC是用来进行DSP仿真控制的。也支持对几个内部CPLD寄存器的访问。 并行接口是采用了PPC34C60芯片外设一侧的并行接口。这个集成电路可以提供一个符合IEEE-1284标准的并行接口连接到PC(包括标准、EPP、ECP模式)，和一个类似于PC ISA接口总线接到TBC和DSP的主机端口。,3.DSK的结构-并口功能描述,连接DSP的HPI端口 提供软件复位控制 控制TBC(为JTAG 控制) 访问一些CPLD 的内部寄存器 主机能够访问HPI或TBC，但是不能同时访问。,3.DSK的结构-DSK并行接口功能,DSK提供了内嵌的JTAG仿真，它是通过IEEE-1284并行接口来访问的，同时DSK也支持一个外部的仿真器XDS510。 选择的JTAG方式是自动的。当你连接外部XDS510仿真器的时候，DSK从内嵌的JTAG转换到外部，当你不连接XDS510仿真器的时候，可以使用内嵌的仿真器。 TI SN74ACT8990 JTAG测试总线控制器(TBC)用来提供板上JTAG边界扫描链的映射存储器的控制。在没有外部仿真器的情况下，它允许TMS320VC5402的源调试器使用DSK。 TBC提供给PC主机软件作为24个存储器映射寄存器，这是通过IEEE-1284并行端口和PPC34C60来提供的。,3.DSK的结构- JTAG 仿真,在DSK 上包括一个14 管脚的排针J1，它支持外部的XDS510 仿真器连接。二个TI CBT 四组2：1 多路复用器（SN74CBT3257）用来提供+5V 到+3.3V 的转换，TBC 到VC5402以及内部与外部JTAG 仿真之间的选择也需要这样的转换。 JTAG与VC5402之间的接口包括7个信号： TMS TDO TDI TCLK TRST EMU1 EMU0 2个四封装多路复用器SN74CBT3257用来转换这7个信号。CBT的使用也允许+3.3V或+5V外部仿真器的连接。,3.DSK的结构- JTAG插座,一个扩展连接器J7提供对DSP的异步EMIF和DSP的外设和控制/状态信号的访问。并且为扩展板提供了电源和地。 大部分的扩展连接器信号经过了缓冲处理，这样扩展板就不直接影响DSK板的运行。 5V电压的缓冲器和CBT接口设备的使用允许在扩展板上使用+5V或+3.3V器件。 扩展存储器接口提供DSP到扩展板存储器接口信号。外部的异步存储器和存储器映射设备可以加入到DSK上，包括复位时用于引导DSK的非易失性存储器。,3.DSK的结构- 扩展接口,存取 地址范围 条件 数据 0x8000-0xFFFF DMSEL=1 I/O 0x8000-0xFFFF DMSEL= 0 ; A15为高电平,3.DSK的结构-扩展板存取地址的范围,扩展外设接口包括： McBSP0串口的6个信号-由CLKX、FSX、DX、CLKR、FSR、DR组成 。既支持5V又支持3V串口设备。 定时器输出信号-Timer0的输出信号TOUT。 中断和中断响应信号-4个外部DSP中断INT1、INT1、INT2、INT3 ，和DSP的中断响应(IACK)。 DSP通用I/O信号-DSP的XF和BIO信号。 3个异步的存储器控制信号-PS#、IS#、IOSTRB#、DS#、MSTRB# 。 以及R/W信号。,3.DSK的结构- 扩展外设接口,复位信号扩展外设接口也提供1个复位信号，当板处于复位状态的时候，它是有效的低电平。这允许扩展板的电路被设置到一个已知的状态。这个复位状态被确认的最小上电间隔为140毫秒，复位是通过一个手动的复位按钮或软件控制完成的。当DSP处于非复位状态的时候，1位CPLD寄存器位（DB_RST）允许DSP软件来直接控制这个复位信号。 电源信号扩展外设接口也为扩展板提供地、5V电源信号。,3.DSK的结构- 扩展外设接口(续),DSK支持主机和DSP外部中断。DSP通过写HPI控制寄存器（HPIC）的HINT位，能够中断主机。 DSP有4个外部可屏蔽中断INT0INT3。 中断名称 使用描述 EXT_INT0 扩展板 EXT_INT1 扩展板 EXT_INT2 DSP选择引导模式控制 或扩展板产生 EXT_INT3 DSP选择主板 或扩展板产生,3.DSK的中断,中断EXT_INT0和EXT_INT1是附加的扩展板专用的，用来向DSP表示一个重要的事件已经发生。 EXT_INT2是在上电的时候使用的，通过与HINT信号的绑定来表示HPI的引导模式。上电之后，DSP可以使能扩展板来驱动这个中断。 主机可以通过并行接口或扩展板来设置EXT_INT3。DSP通过一个控制寄存器来选择哪一个为中断源。,3.DSK的中断(续),DSK有下列的外部接口： 1.5mm圆柱式+5VDC电源连接器(J10) 14脚外部JTAG头(J1) 25脚DB-25 并口，用于JTAG/HPI访问(J3) 2个3.5mm音频插口，用于麦克风(J5) 和耳机(J6) 1个62脚的扩展板连接器(EMIF)(J7),3.DSK的连接器,DSK板上的CPLD用来完成系统逻辑译码和扩展DSP的控制/状态寄存器。有4个DSP的 CPLD寄存器映射到DSP的低I/O地址空间，空间的地址开始于0x0000。 因为只对低4个I/O地址位进行解码，所以寄存器也占用I/O地址空间低32K的其它范围。,3.DSP的存取控制和状态寄存器,CNTL1寄存器(I/O地址0x0000) CNTL1 寄存器控制扩展板信号、中断和用户LED灯。 DSP CNTL 寄存器位定义如下表,DSP CPLD寄存器定义如下：,DSP CNTL2寄存器(I/O地址0x0004) 允许软件来控制McBSP数据源和AD50 CODEC的二次通信请求FC控制位的操作。 CNTL 控制寄存器位定义如下表,DSP DMCTRL 寄存器(I/O地址0x0002) DSP DMCTRL寄存器位定义如下表,DSP STAT寄存器(I/O地址 0x0001) HST_INT3提供来自主机的INT3中断的当前状态。 DSP STAT 寄存器位的定义如下表,对于主机来说有6个5bit的寄存器可以使用，这些是通过PPC34C60的CS2来控制的。 这些寄存器允许主机确定DSK上的状态的设置，扩展板的存在、电源供给状况，并且允许在主机和DSP之间传递信号。,主机(PC)存取控制和状态寄存器,主机(P