课程设计（论文）-篮球比赛计分显示器的设计.doc

目 录一 设计目的 2二 设计任务与要求 2三 设计原理及框图3四 元件清单及器件说明5五 电路设计过程7六 仿真调试过程12七 设计过程心得与体会 14 八 参考文献 15 附总电路图15一. 设计目的使学生对电子的一些相关知识有感性认识，加深电类有关课程的理论知识；掌握电子元件的焊接、电气元件的安装、连线等基本技能，培养学生阅读电气原理图和电子线路图的能力。并在生产实践中，激发学生动手、动脑、勇于创新的积极性，培养学生严谨、认真、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础。二. 设计任务与要求篮球比赛计分显示器的设计基本要求：（1）电路具有加1分、加2分、加3分功能。（2）电路具有减分功能。（3）显示总分功能，用三位led显示器，最高可现实999。（4）显示器可清零。三. 设计原理及框图1. 电路设计原理对应篮球比赛规则计分的系统的要求，篮球计分有1分、2分和3分的情况，通过对电路输入一个脉冲、两个脉冲、三个脉冲，使得计数器对分数进行统计，这需要三个脉冲分路。利用74ls160工作时的计数原理，当相应分数开关按下时74ls160正常工作，分别将一个（0000-0001）、两个（0000-0001、0010-0011）、三个（0000-0001、0010-0011、0100-0011）上升沿脉冲给74ls190，完成脉冲输入后，74ls160停止工作（使能端输入低电平），从而完成计分操作。由于须有三个独立的脉冲输入，所以对于计分电路使用三片74ls160对于加分或减分操作，由于74ls192时可逆的十进制计数器，所以通过将脉冲接至74ls192的up或down端，而另一个置高，从而实现加分与减分功能。由于74ls192是十进制计数器最高可显示9，而要求最高计数为999，所以使用三片74ls192，分别由低位192进位或借位向高位192的up或down端输入进位或借位脉冲，从而实现个位、十位、百位之间的进位借位转换，使得最高计数为999对于扩展部分，有比赛总时间电路，24s持球时间电路以及20秒短暂停电路，此三部分与计分电路（74ls160）共用同一时钟脉冲，由于计分电路所用时钟脉冲较高，故采用74ls161的qd端对时钟脉冲实现16分频作为计时部分时钟完一节，有警报提示并伴随灯亮通知，进入休息时间，此段时间不予计算。其次为每队持球进攻的时间为二十四秒，与总时间同步，此段计时电路具有重置开关，可对比赛球队进行持球时间判断。再次为二十秒暂停时间，可用于比赛球队叫停，进行战术调整等，此时切换至暂停电路，总倒计时和持球时间暂停工作，当暂停时间完后，再次切换至总场时间电路。2. 系统框图百位计分电路十位计分电路加减分数开关置换控制二分时钟脉冲产生电路控制三分时钟脉冲产生电路控制一分时钟脉冲产生电路清零开关个位计分电路图1 计分原理框图 开关：当暂停时总时间 、24s电路停止计时时间不变，当暂停结束恢复计数，20秒电路清零.20秒短暂停电路24s电路时钟脉冲分频电路比赛总时间电路 图2 扩展部分原理框图四. 元件清单及器件说明1. 元件清单表1 仿真实验器材元件序号型号主要参数数量u1、u2、u3、u15、u16、u17、u18、u19、u32、u33、u39、u4074ls192 12u9、u10、u1174ls160 3u25 74ls161 1u4、u5、u6、u20、u21、u22、u23、u24、u29、u30、u41、u43dcd-hex 12j1、j2、j3、j4、j5、j6、j7、j8、j9、j10 swich 10u35、u36、u37、u45 sonalert5v 1000h 4led1、led2、led3、led4 led 4r1、r2、r3、r4 电阻 400欧 4u8、u12、u26、u27、u28、u34、u42、u44 7404 8u38、u46 74ls86 2u13、u14 74ls01 2u7 74ls27 1u30 74ls08 12. 器件引脚图及真值表（1）74ls19274ls192是双时钟十进制同步可逆计数器。它的特点是有两个时钟脉冲（计数脉冲）输入端cpu和cpd。在cr=0、=1的条件下计数，作加计数时，令cpd=1，计数脉冲从cpu输入；作减计数时，令cpu=1，计数脉冲从cpd输入。当清零信号cr=1时，不管时钟脉冲的状态如何，计数器的输出将被直接置零；当rd=0，ld=0时，不管时钟脉冲的状态如何，将立即把预置数据输入端a、b、c、d的状态置入计数器的、q端，称为异步预置数。74ls192是可逆的十进制计数器，有16个引脚，通过控制各个引脚的高低电平可以实现递加，递减，保持等功能。其管脚图如下： 图3 74ls192引脚图74192引脚说明：vcc、gnd： 电源引脚。p0、p1、p2、p3：并行置数数据输入端。： 借位输出端（低电平有效）。： 进位输出端（低电平有效）。 cpd： 减计数时钟输入端（上升沿有效）。cpu:：加计数时钟输入端（上升沿有效）。：异步并行置数使能端（低电平有效）。cr： 异步清零端（高电平有效）。q0、q1、q2、q3：计数输出端（q0低位）。表2 74192功能表输入输出清零置数加计数减计数数据qaqbqcqdclrloadupdownabcd1000000d0d1d2d3d0d1d2d3011递增计数011递减计数011保持（2）74ls16074ls160是十进制计数器，共有17个引脚，有固定的时钟脉冲输入端，且具有两个使能端，有计数、保持功能。其引脚图如下： 图3 74ls160引脚图74ls160引脚说明：vcc 、gnd：电源引脚。p0、p1、p2、p3：并行置数数据输入端。cep、cet/enp、ent：计数使能端。mr/clr：清零端（高电平有效）。q0、q1、q2、q3：计数输出端。cp：时钟脉冲输入端。load：置数使能端（低电平有效）。表3 74160功能表：clkclrloadenpent工作状态0置零10预置数1101保持110保持(但c=0)1111计数五. 电路设计过程1. 单元的电路的设计及电路图（1）计分电路 图4 计分电路图该部分有比赛开始提醒、清零电路，当j3闭合，分数清零，有报警、灯亮提醒比赛开始。从电路图可知，此部分电路是由三片74ls192与三片74ls160组成的时序逻辑电路，对一分键电路，在u9上，当从0000变化到0001时，qa通过非门接到enp与ent，clr与load则通过一个开关来控制，j4闭合计数器160（u9）开始工作，当到达0001的时候，经过qa非门出来的为零，使它保持0001的状态不变， qa输出的则是一个脉冲(由00000001)经三输入或门（用74ls86与74ls04代替）输入74ls192，计数器74192遇一个上升沿计数端改变1，从而完成对一分的控制。对二分键电路，在u10上，当从0000变化到0011时，qa与qb通过与非门接到enp与ent，clr与load则通过一个开关来控制，j5闭合计数器160（u10）开始工作，当到达0011的时候，经过qa与qb的与非门出来的为零，使它保持0011的状态不变， qa输出的则是两个脉冲（由00000001、00100011）经三输入或门（用74ls86与74ls04代替）输入74ls192，计数器74192遇二个上升沿计数端改变2，从而完成对二分的控制。对三分键电路，在u11上，当从0000变化到0101时，qa与qc通过与非门接到ent与enp，clr与load则通过一个开关来控制，j6闭合计数器160（u11）开始工作，当到达0101的时候，经过qa与qc的与非门出来的为零，使它保持0101的状态不变， qa输出的则是三个脉冲(由00000001、00100011、01000101) 经三输入或门（用74ls86与74ls04代替）输入74ls192，计数器74ls192遇三个上升沿计数端改变3，从而完成对三分的控制。通过双向开关切换电路控制加法电路和减法电路，将vcc通过两个双向开关接至u3的up或down端(仿真时用一个字母控制两个双向开关)，当vcc接up时为加法部分，将vcc接至u3的down端，为减法部分。从而控制比赛分数的加减。开关j3控制u1、u2、u3的clr端与电源相接，当开关闭合时，分数置零，开始重新计数。（注：实际蜂鸣器由三极管驱动）（2）比赛总时间电路（扩展） 图5 总时间电路图 比赛开始对u15、u16与u19分别进行预置数为0001、0010与0001，使得分钟部分显示为12，节次显示为1。对u17与u18清零，其主要通过比赛开始开关j3通过非门控制两部分，非门之前控制清零端，非门之后控制置数端，使得总定时电路显示为12分钟。给一时钟脉冲(与计分电路使用同一时钟通过74ls160 qd端进行16分频)由74160 的qd端接至u18的down端，u18的bo端输出至秒十位的u17的down端，进行60秒倒计时。再将u17秒十位的bo输出接至分u16的down端,进行分钟倒计时，分u16的bo输出端接至十位u15的dowm端。将u15的bo端接至u19的up端，使其节数增加，逐节递增至五后回归1重新开始另一场球赛的倒计时，与此同时每节结束后up端接收到的信号接至蜂鸣器与发光led告知每节结束，即每节结束时伴随着声音提示与灯光提醒。（3）持球、暂停时间电路（扩展） 图6 持球、暂停电路图从上电路图左侧部分可知，持球时间部分电路是将u39预置数为0010为2，将u40预置为0100为4，将u39的qd输出一个非门后接在u39与u40的load上进行循环置数，而将j9接至u45的一端，u46（异或门）的另一端接至电源比赛开始开关j3上，开始时电源开关j3（清零端）闭合为高电平，而j9断开为低电平，故u46输出端为高电平接至u39与u40的清零端进行清零，j3断开，u46接至j3端的引脚为低电平，当j9闭合u46输出为高电平进行换队时清零，而这样就形成了24秒的倒计时电路，可进行二十四秒重置数。当24秒结束后，有二十四秒违例警报，即当u44输出低电平时，蜂鸣器发声led灯亮发出报警。有右侧电路图可知，短暂停部分为两片74192组成的时序电路，有电路图知j8单刀双掷开关一端接至高电平，另两端中一端接至总时间与24秒电路(总时间电路)的up段，另一端接至20秒电路的up端来控制两部分电路哪部分运行。当j8打向上侧时，则总时间电路up端为高电平，故前一部分电路正常运行。反之，则前一部分电路暂停，后一部分电路正常工作。由24秒控制十秒部分的74192的qd经反相器接至load，当循环一次时进行置数，与此同时蜂鸣器发出警报告灯亮告知暂停时间到，这一部分异或门与前一部分24秒电路用法相同。当前一部分正常工作时对后一部分20秒暂停电路清零，当后一部分电路正常工作时，前一部分电路（总时间电路与24秒倒计时电路）暂时停止工作时间不变。2. 总电路原理图 图7 总电路原理图六. 仿真调试过程 本次实验的软件仿真主要使用的是multisim10，通过对每部分单元电路进行单独仿真正确后，在进行整体电路仿真。由于首次使用仿真软件进行仿真实验，不免会遇到许多难题，下面介绍实验的仿真过程及仿真过程所遇到弄的难题。在实验过程中首先进行仿真的是实验要求的部分，即比赛计分器部分电路，在进行这一部分仿真时，我们首先进行的是实验器材的选择，由于所选的课题是计分，即分数的加减，所以选择计数器作为核心芯片，数字电子中的计数器很多，但由于课题要求显示数据最大为999，所以优先选择十进制计数器，例如74ls290、74ls160、74ls192等等。由于电路要求具有加减分数的功能，而74ls192又是双十（可逆）计数器本身可加减，所以选择74ls192与七段数码管组合使用作为电路的显示部分，由于74ls290有时候乱码，故使用74ls160与74ls192作为计数部分核心。这个过程所遇到的难题主要是一分、二分、三分如何实现。因为计数器工作时需要时钟脉冲，更具这个特点使用三个单独电路分别提供一个、二个、三个时钟脉冲，来解决这个问题。但怎么使电路提供完相应的脉冲后停止工作呢？经过向老师咨询查找资料得知，计数器提供脉冲后的数据输出端的输出量使使能端锁死来解决这个问题。最终使得电路仿真成功。下面是计分部分仿真电路图：图8 计分仿真电路图 对于扩展部分，主要分为：比赛总时间电路、24s倒计时电路以及20s短暂停电路。三部分电路均采用倒计时的计时方法，因为使用的是倒计时的计时的计时方法所以采用了双十进制计数器74ls192作为核心器件，当比赛控制开关j3闭合的瞬间总时间与24s电路开始计时，当某队持球进攻到达24s时电路发出警报并伴随着灯亮提示，此部分的具体工作方式前面在单元电路设计时已经介绍过，此处不在赘述。当有某队请求暂停时，20s短暂停电路开始工作而比赛总时间电路与24s倒计时电路保持原值不变，到达20s后发出警报并伴随着灯亮提示暂停时间到，暂停结束时总时间电路与24s倒计时电路继续接着原数值继续倒计时。而当总计时电路走过12分时，显示节次加一，并伴随者声音与灯亮提示每节结束。具体工作方式前面也已说过，此处不在重复。在这一部分遇到的主要问题是怎么能使电路完成60s倒计时，经过老师指导与反复调试，最终选择二片74ls192作为秒计时的核心部件，开始时对两部分进行清零，因为从0-9的过程qd变为1，所以利用这个信号进行十秒置数，而用秒的个位控制芯片的bo接至十秒的down端，从而完成各位与十位的转换，结合前一部分进行循环置数完成六十秒倒计时。另一个问题是在主计时电路与20s电路之间进行转换时，当切换至后一部分电路时，怎样保持前一部分不被清零，而当切换至前一部分电路时后一部分电路被清零。这个部分主要采用单刀双置开关一端与vcc相接，另两端的一端与主时间电路的down端相接，而另一端经反向器接至20s倒计时电路的清零端来实现转换的。下面是时间部分仿真电路图： 图9 时间部分仿真电路图七 设计过程心得与体会在本次课程设计中，通过对设计中倒计时钟电路和记分电路的设计，使我对数字电路的一般设计和功能有了较为宏观的了解。这次的课程设计也提高了我们的逻辑思维能力，使我们在逻辑电路的分析与设计上有了很大的进步。加深了我们对组合逻辑电路与时序逻辑电路的认识，进一步增进了对一些常见逻辑器件的了解。另外，我们还对数字电子技术这一门科学有了进一步的认识。刚开始看到这项课程设计时，心中还是一片茫然，因为在上个学期的数电课程学习中并没有花太多的心思，很多知识都只是略知一二，最多的也只是为了应付考试，没有深入的去研究。虽然上个学期有做过数电实验，但那也是局部的相关知识，要真正的学会去应用，并不能得心应手。开始电路的设计并不是一无所知，至少还知道需要使用到74ls160同步十进制计数器和74ls192双时钟加减计数器。对于其工作的原理和功能表也有一定的了解，所以对于倒计时钟电路这一部分还是很快的就有了设计思路。但是，看似简单的电