毕业论文基于fpga的fsk调制波形产生器仿真及设计说明书

基于FPGA的FSK调制波形产生器仿真及设计一 实验目的：熟悉QUARTUS II的使用方法，学习VHDL编程方法、FPGA硬件资源的使用及控制以及D/A转换器件的应用，进一步将数字电路、模拟电路、EDA技术等课程的理论知识进行综合应用。综合运用编解码技术、FSK调制解调、DDS正弦载波合成技术及VHDL编程仿真技术等，完成基于FPGA的FSK调制波形发生器的设计和实现。二 实验仪器、设备：GW48-CK EDA开发系统、PC机、20MHz示波器等三实验内容及要求（具体内容祥见附录）：1、设计基于FPGA的FSK调制波形产生器的硬件原理图； （提示：应包含输入按键、FPGA芯片、D/A、滤波器、LED数码显示等）2、EDA工具采用QUARTUS II；3、FPGA芯片：EPD1K30T144-3;4、D/A芯片：DA0832（8bit）;5、输出信号波形：FSK调制信号，其中正弦载波f1=625Hz表示“1”； 正弦载波f2=125Hz表示“0”。6、输出数据内容：7+学号后三位（共4位，每位都用BCD码表示，位间用1bit的低电平表示）。7、输出信号幅度： 5V, 9V 可用按键控制切换；8、输出信号码率：24 bit/s；24 bit/S-96 bit/s可调（8 bit步进，选作）9、要求在QUARTUS II上完成FSK调制波形产生器设计，包括各模块输出仿真波形和资源利用情况，最后在实验系统上用示波器测试波形。FPGA芯片配置说明本次信号发生器设计采用VHDL语言设计并通过QUARTUS II 软件编译、仿真完成后，需将生成的配制文件下载到EDA实验箱中测试输出波形。有关配制情况说明如下：1实验平台：GW48系列EDA/SOC实验开发系统2 FPGA芯片型号：Altera EP1K30TC144-33芯片管脚分配： (实验模式设置: 5 )信号名称(参考)EP1K30TC144-引脚信号含义实验箱中接口CLK126时钟RESET19复位键8SEL08状态选择0键1SEL19状态选择1键2SEL210状态选择2键3DO041数据输出位0D/A-D0DO142数据输出位1D/A-D1DO265数据输出位2D/A-D2DO367数据输出位3D/A-D3DO468数据输出位4D/A-D4DO569数据输出位5D/A-D5DO670数据输出位6D/A-D6DO772数据输出位7D/A-D7四 实验原理：简介：系统以FPGA为核心,辅以必要的模拟电路,构成了两路基于DDS技术的正弦信号发生器。其主要模块有正弦波生成、幅度控制、D/A转换和后级处理等功能。 同时通过VHDL语言编程在FPGA上实现基带信号的产生、BCD编码、同步编码，然后送入FSK调制模块进行调制，调制后一方面通过QUARTUS II软件仿真，验证其正确性，同时送出到FPGA片外进行D/A转换处理，再采用低通滤波器和功率放大电路来提高波形质量和负载能力,最终得到所要求的FSK调制信号。FPGA 调制解调器 FSK(Frequeney-Shift Keying，频移键控)是用不同频率的载波来传送数字信号。FSK信号具有抗干扰能力强、传输距离远等优点，在只常生活和工业控制中被广泛采用。例如CID(Calling Identity Delivery)来电显示，低速的Modem，铁路系统和电力系统的载波通信中也广泛使用他来传送各种控制信息。以往的FSK调制解调器采用“集成电路+连线”方式设计，集成块多、连线复杂且体积较大。本文基于FPGA芯片，采用VHDL语言，利用层次化、模块化设计方法，提出了一种FSK调制解调器的实现方法。 1 系统整体结构框图本文设计的FSK调制解调器采用了ALTERA公司的EP1C3T144C8芯片，系统主时钟频率为20 MHz(芯片外部有源晶振)，“0”，“1”数字信号由伪随机信号(m序列)发生器产生。为完成FSK调制器和解调器的发送与接收，由FPGA芯片完成的系统整体逻辑功能框图如图1所示。2系统的具体设计与实现2.1 伪随机序列的产生最大长度线性移位寄存器序列(m序列)是数字通信中非常重要的、应用十分广泛的一种伪随机序列。由于他具有随机性、规律性及较好的自相关性和互相关性，而且要求设备简单，易于实现，成本低的特点，本系统采用m序列作为数字基带信号进行程序调试。m序列是由带线性反馈的移位寄存器产生的周期最长的一种二进制序列。线性反馈移位寄存器的一般结构如图2所示。他是由n级移位寄存器，若干模二加法器组成线性反馈逻辑网络和时钟脉冲产生器连接而成。由于带有反馈，因此在移位脉冲作用下，移位寄存器各级的状态将不断变化，通常将移位寄存器的最后一级作为输出，由此所产生的输出序列为：ak=a0a1ak-1。输出序列是一个周期序列，其特性由移位寄存器的级数、初始状态、反馈逻辑及时钟频率(决定着输出码元的宽度)所决定。当移位奇存器的级数及时钟一定时，输出序列就由移位寄存器的初始状态及反馈逻辑完全确定；当初始状态为全零状态时，移位寄存器输出全0列。因此初始状态不能为全零状态。本系统选用m序列的级数为n=7，序列长度为m=27-1=127，若选用的反馈系数的八进制数值为235，转换成二进制数值为10011101，即c0=c2=c3=c4=c7=1，c1=c5=c6=0。仿真波形如图3所示。2.2 FSK调制本系统是利用2个独立的分频器来改变输出载波频率，以数字键控法来实现FSK捌制。数字键控法也称为频率选择法，他有2个独立的振荡器，数字基带信号控制转换开关，选择不同频率的高频振荡信号实现FSK调制。键控法产生的FSK信号频率稳定度可以做到很高并且没有过渡频率，他的转换速度快，波形好，频率键控法在转换开天发生转换的瞬刚，2个高频振荡的输出电压通常不相等，于是已调信号在基带信息变换时电压会发生跳变，这种现象称为相位不连续，这是频率键控特有的情况。本文设计的FSK调制系统方框图如图4所示。2.3 FSK解调过零检测法与其他解调方法相比较，最明显的特点就是结构简单，易于实现，对增益起伏不敏感，特别适用于数字化实现。他是一种经济、实用的最佳数字解调方法。其方框图如图5所示。他利用信号波形在单位时间内与零电平轴交义的次数来测定信号频率。输入的已调信号经限幅放大后成为矩形脉冲波，再经微分电路得到l圾向尖脉冲，然后整流得到单向尖脉冲，每个尖脉冲表示信号的一个过零点，尖脉冲的重复频率就是信号频率的2倍。将尖脉冲去触发一单稳态电路，产生一定宽度的矩形脉冲序列，该序列的平均分量与脉冲重复频率成正比，即与输入频率信号成正比。所以经过低通滤波器输出平均量的变化反映了输入信号的变化，这样就完成了频率-幅度变换，把码元“1”与“0”在幅度上区分开来，恢复出数字基带信号。本文设计的FSK解调方框图如图6所示。3 系统仿真与实验结果分析整个设计使用VHDL编写，以EP1C3T144CS为下载的目标芯片，在Quartus II软件平台上进行布局布线后进行波形仿真，可得到如图7所示的波形图。其中：clk为输入主时钟信号；en为置位信号；clks为clk经过200分频器的输出信号；ps7为时钟源经过n=7的伪随机发生器产生的伪随机(m序列)信号；fsk为ps7经过FSK调制器后的已调信号；q为fsk经过FSK解调器后的解调信号。在实际硬件电路上进行测试，用示波器观察各个模块的工作过程，得到如图8和图9所示的波形图。其中，圈8中Ch1为已调信号，Ch2为数字基带信号。图9中Ch1为数字基带信号，Ch2为解调信号。由上面的软件和硬件的测试结果可知：(1)本系统的FSK调制解调器功能已经实观，结果正确无误，经验证满足预期的设计指标要求，且其整个工作过程可通过软件波形仿真，或是实际硬件电路通过示波器来直观、清晰观察。(2)传统的调制解调方式可以采用软件与硬件结合的方式来实现，符合未来通信技术发展的方向。在数字通信系统中，数字调制与解调技术占有非常重要的地位。文中介绍了FSK调制解调的基本原理，用VHDL语言实现了2FSK调制解调器的设计，整个系统设计在MAX+plusII开发平台上进行编译仿真，最后在EPM7032LC44-15目标芯片上实现。仿真结果表明此设计方案是可行的，系统具有较高的实用性和可靠性。在通信系统中，基带数字信号在远距离传输，特别是在有限带宽的高频信道如无线或光纤信道上传输时，必须对数字信号进行载波调制，这在日常生活和工业控制中被广泛采用。数字信号对载波频率调制称为频移键控即FSK。FSK是用不同频率的载波来传送数字信号，用数字基带信号控制载波信号的频率，是信息传输中使用较早的一种调制方式。它的主要特点是：抗干扰能力较强，不受信道参数变化的影响，传输距离远，误码率低等。在中低速数据传输中，特别是在衰落信道中传输数据时，有着广泛的应用。但传统的FSK调制解调器采用集成电路+连线的硬件实现方式进行设计，集成块多、连线复杂且体积较大，特别是相干解调需要提取载波，设备相对比较复杂，成本高。本文基于FPGA芯片，采用VHDL语言，利用层次化、模块化设计方法，提出了一种2FSK调制解调器的实现方法。调制信号是二进制数字基带信号时，这种调制称为二进制数字调制。在二进制数字调制中，载波的幅度、频率和相位只有两种变化状态。相应的调制方式有二进制振幅键控(2ASK)，二进制频移键控(2FSK)和二进制相移键控(2PSK)。2FSK就是用两种不同频率的载波来传送数字信号。特别适合应用于衰落信道，其占用频带较宽，频带利用率低，实现起来较容易，抗噪声与抗衰减的性能较好，在中低速数据传输中得到了广泛的应用。1 调制解调的基本原理FSK就是利用载波信号的频率变化来传递数字信息。在2FSK中，载波的频率随二进制基带信号在f1和f2两个频率点之间变化。故其表达式为：也就是说，一个2FSK信号可以看成是两个不同载频的2ASK信号的叠加。因此，2FSK信号的时域表达式又可以写成：在移频键控中， 和 不携带信息，通常可以令和 为零。因此，2FSK信号的表达式可简化为：其中：2FSK信号的产生方法主要有两种。一种可以采用模拟调频电路来实现，另一种可以采用键控法来实现，即在二进制基带矩形脉冲序列的控制下通过开关电路对两个不同的独立频率源进行选通，使其在每个码元Ts期间输出f1或f2两个载波之一。这种方法产生2FSK信号的差异在于：由调频法产生的2FSK信号在相邻码元之间的相位是连续变化的。而键控法产生的2FSK信号，是由电子开关在两个独立的频率源之间转换形成，故相邻码元之间的相位不一定连续。针对FSK信号的特点，我们可以提出基于FPGA的FSK调制器的一种实现方法-分频法，这种方法是利用数字信号去控制可变分频器的分频比来改变输出载波频率，产生一种相位连续的FSK信号，而且电路结构简单，容易实现。在2FSK信号中，载波频率随着二元数字基带信号(调制信号)的1或0而变化，1对应于频率为f1的载波，0对应于频率为f2的载波。2FSK的已调信号的时域表达式为：2FSK信号的常用解调方法是采用非相干解调和相干解调。其解调原理是将2FSK信号分解为上下两路2ASK信号分别进行解调，然后进行判决。这里的抽样判决是直接比较两路信号抽样值的大小，可以不专门设置门限。判决规则应与调制规则相呼应，调制时若规定1符号对应载波频率f1，则接收时上支路的样值较大，应判为1，反之则判为0。2 2FSK调制器设计2.1 分频法实现2FSK调制器键控法也常常利用数字基带信号去控制可变分频器的分频比来改变输出载波频率，从而实现FSK的调制。实现2FSK调制的原理方框图如图1所示。图1 2FSK调制实现原理框图其中FSK调制的核心部分包括分频器、二选一选通开关等，图中的两个分频器分别产生两路数字载波信号；二选一选通开关的作用是以基带信号作为控制信号，当基带信号为0时，选通载波f1；当基带信号为1时，选通载波f2。从选通开关输出的信号就是数字FSK信号。这里的调制信号为数字信号。2.2 仿真结果整个设计使用VHDL语言编写，以EPM7032LC44-15为下载的目标芯片，在MAX+PLUS II软件平台上进行布局布线后进行波形仿真，其中clk为输入主时钟信号；STart为起始信号，当start为1的时候，开始解调；q1为载波信号f1的分频计数器，q2为载波信号f2的分频计数器；f1、f2为载波信号；x为基带信号；y为经过FSK调制器后的调制信号；当输入的基带信号x=0时，输出的调制信号y为f1，当输入的基带信号x=1时，输出的调制信号y为f2。仿真结果如图2所示。图2 2FSK调制器仿真结果3 2FSK解调器设计3.1 分频法实现2FSK解调器过零检测法与其他方法比较，最明显的优点就是结构简单、易于实现，而且对增益起伏不敏感，特别适用于数字化实现。它是一种经济、实用的最佳数字解调方法。其方框图如图3所示。图3 FSK过零检测法。它利用信号波形在单位时间内与零电平轴交叉的次数来测定信号频率。输入的已调信号经限幅放大后成为矩形脉冲波，再经微分电路得到双向尖脉冲，然后整流得到单向尖脉冲，每个尖脉冲代表信号的一个过零点，尖脉冲重复的频率是信号频率的两倍。将尖脉冲去触发一单稳态电路，产生一定宽度的矩形脉冲序列，该序列的平均分量与脉冲重复频率，即输入频率信号成正比。所以经过低通滤波器的输出平均量的变化反映了输入信号的变化，这样就完成了频率-幅度的变换，把码元1与0在幅度上区分开来，恢复出数字基带信号。实现2FSK解调器的原理方框图如图4所示。图4 2FSK解调实现原理框图。3.2 仿真结果在MAX+PLUS软件平台上进行布局布线后进行波形仿真，其中clk为输入主时钟信号；start为起始信号，当start为1的时候，开始解调；x为输入信号，本文中在调制阶段的被调制信号，即是调制信号中的输出信号，y为输出信号，在正常情况下y就是在调制信号中的输入信号，在q=11时，m清零。在q=10时，根据m的大小，进行对输出基带信号y的电平的判断。在q为其它值时，计数器m计下xx(寄存x信号)的脉冲数。输出信号y滞后输入信号10个clk。仿真结果如图5所示。图5 FSK解调仿真结果。4 2FSK调制解调器整体设计在整体设计过程中，整体电路如图6所示，其中x为基带信号，y为经过调制解调后的解调信号。图6 整体电路。调制解调器设计仿真结果如图7所示。比较输入信号x与输出信号y，完全一样，只是系统仿真结果有一定的延时。仿真结果表明，系统设计正确 。图7 整体仿真结果。主要介绍了二进制移频键控FSK通信过程中利用FPGA进行伪随机序列加密的实现方法。移频键控是信息传输中使用较早的一种调制方式，它具有实现容易，抗噪声与抗衰减性能较好的优点，在中低速数据传输中得到了广泛的应用。直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利。给出了基于线性反馈移位寄存器电路，设计一种简洁的伪随机序列发生器的方法。这种方法所产生的随机序列不仅可具有极长的周期，而且还具有良好的随机特性。由于该伪随机序列可以被设计成任意长度，所以设计过程比较灵活。介绍了加密的设计理论、设计过程和硬件实现，该电路可进行下栽生成实际电路，并应用到信息安全领域中。 随着技术的发展，上世纪90年代初期出现了FPGA(Field Programmahie Gate Array)，这是一种比较复杂的可编程逻辑器件。就当时的情况而言，工程师们必须了解各种逻辑器件的特性，再将逻辑器件组合成电路图，一个简单的逻辑电路，也许需要数十个分散的TTL器件组合成的一块电路板。用VHDL语言完成需要的功能模块的设计和仿真是一种集多种优点于一身的方法，例如它的保密性强、资源占用量相对少等，因此对这种设计方法进行研究，并与其他设计方法进行比较，为以后自主研发产品做出必要的准备。 目前在数字电路设计中，FPGA发挥着越来越重要的作用。从简单的接口电路设计到复杂的状态机，甚至系统级芯片，FPGA所扮演的角色已经不容忽视。它的可编程特性带来了电路设计的灵活性，缩短了产品上市的时间。 随着网络的快速发展，信息安全越来越引起人们的关注，加密技术作为信息安全的利器，正发挥着重大作用。通过在硬件设备中添加加密功能，可使存储和传输的数据具有较高的安全性。传统的加密工作是通过在主机上运行加密软件实现的，这种方法除占用主机资源外，其运算速度较硬件加密要慢，密钥以明文的方式存储在程序中，或者以加密的方式存储在文件或数据库中，重要数据会在某一时刻以明文形式出现在计算机的内存或磁盘中，安全性较差。而硬件加密是通过独立于主机系统外的硬件加密设备实现的，所有关键数据的存储、运算都通过硬件实现，不占主机资源、速度快、安全性较高。 采用可编程逻辑门阵列FPGA具体实现加密功能，设计者自己可以对芯片内部单元进行配置，设计比较灵活，只需改变配置就可实现安全不同的功能，大大缩短了设计周期和开发时间，同时经过优化可以达到较高的性能。另外，有多种EDA开发软件支持FPGA的设计，因而用FPGA器件进行开发研制其自由度较大。在进行数据传输的时候，不仅要保证高速的数据传输，还要保证数据传输的稳定与完整，因此本电路要重点解决数据在加密过程中产生的脉冲现象，使最终能得到较好的加密数据输出波形。1 FPGA加密技术算法 大多数通信系统都采用数据流密码保护相关的信息，如图1所示。利用X0R函数模2的特性，纯文本P可以在接收器端重构，这是因为： 对于XOR LFSR，存在全是零字的可能性，但是这种情况应该永远也不会出现。如果循环是从非零字开始的，则循环长度总是2t一1。通常，如果FGPA是在全零字状态被唤醒，就会更加方便地使用“镜像”或翻转的LFSR电路。如果全零字是一种正确模式，并且生成了精确的转置序列，就需要用一个“非XOR”或XNOR门代替XOR门。 LFSR仿真局部放大图如图2所示。其中时钟周期为10 ns，当LFSR通过所有可能的位模式时，生成的最大序列长度为63。其中elk为时钟，z为LFSR寄存器中的内容，y为LFSR的输出。2 基于FPGA的二进制数字通信平台 为了更加清晰地展现FPGA的加密过程，本文将为FPGA加密过程搭建一个基于FPGA的二进制数字通信平台。通过这一平台，可以实现数字信号的加密、解密过程，也能更加深入地了解FPGA器件的有关功能以及VHDL的编程方法。21 FSK调制通信平台设计 FSK信号的产生方法主要有两种：第一种方法是用二进制基带矩形脉冲去调制一个调频器，使其输出两个不同频率的码元。这种方法产生的调频信号是相位连续的，虽然实现方法简单，但频率稳定度不高，同时频率转换速度不能做得太快，但是其优点是由调频器所产生的FSK信号在相邻码元之间的相位是连续的。第二种方法是用一个基带脉冲控制的开关电路去选择两个独立频率源的振荡作为输出，由于是独立的频率源，所以信号频率稳定度可以做的很高并且没有过渡频率，它的转换速度快，波形好。 FSK调制方框图如图3所示。基于FPGA的FSK加密通信22 FSK解调通信平台设计 二进制FSK信号常用的解调方法是采用非相干解调法和相干解调法，除此之外，FSK信号还有其他的解调方法，比如鉴频法、过零检测法及差分检测法FSK解调方框图如图5所示。 FSK解调VHDL程序仿真图如图6所示。3 基于FPGA加密技术的FSK数字通信系统 数字通信传输的是一个接一个按节拍传送的数字信号单元，因此接收端必须按与发送端相同的节拍接收。否则，会因收发节拍不一致而使接收性能变坏。 FSK数字通信系统模型如图7所示。 FSK数字加密通信系统Quartus原理框图如图8所示。 基于FPGA的FSK数字加密通信系统Quartus仿真框图如图9所示。在通信领域，经常需要将基带信号进行某种调制，使其适合于信道传输。FSK、K即为常用的两种数字调制方式。传统模拟调制系统中大量采用分立元件，体积较大，电路复杂。由于模拟元件自身参数的.在通信领域，经常需要将基带信号进行某种调制，使其适合于信道传输。FSK、K即为常用的两种数字调制方式。传统模拟调制系统中大量采用分立元件，体积较大，电路复杂。由于模拟元件自身参数的离散性和受环境温度、湿度等因素影响，导致系统稳定性较差。本文提出了一种基于DDS技术的FSKK调制的数字实现方法，提高了系统的稳定性，克服了模拟调制的弊端。1 FSKK调制原理 频移键控(Frequency Shift Keying，FSK)，是利用载波的频率参量来携带数字信息的调制方式。常用的是二进制频率键控信号，即2FSK，用载频w1表示数字信息“1”，用载频w2表示数字信息“0”，而w1和w2之间的变化是瞬间完成的。相移键控(Phase Shift Keying，K)，它是受键控的载波相位按数字基带脉冲的规律而改变的一种数字调制方式。这种以载波的不同相位直接表示相应数字信息的相位键控，通常被称为绝对移相方式。当基带信号为二进制数字脉冲序列时，所得到的相位键控信号为二进制相位键控，即2K，它的表达式为式中，(t)由数字信息“0”“1”控制。在绝对移相中，因为(t)选用的参考相位基准就是未调制的载波，所以(t)就是载波的绝对值。一般说来，数字信息为“1”时，(t)=0，数字信息为“0”时，(t)=。即FSK、K的调制示意图如图1所示。2 FSKK调制逻辑设计与仿真 FSKK调制逻辑共分为3个部分：分频器、m序列产生器和FSKK调制器。分频器用于产生FSKK调制器和m序列的基准时钟信号f1，f2和f3，m伪随机序列器产生基带码元。FSKK调制器根据输入的基带码元和基准时钟产生相应的FSK或K信号，调制模式由mode模式选择。当mode为低电平时，表示选择FSK调制，当mode为高电平时，表示选择K调制。FSKK调制器输出的数字调制信号经DAC转换成模拟信号输出。逻辑模块框图，如图2所示。21 分频器 分频器对频率为f0的时钟输入信号clk分别以分频系数D1，D2和D3产生FSKK调制器和m序列的基准时钟信号f1，f2和f3。其关系如式(1)所示。f1和f2决定了FSK调制信号的两个载波频率，f2决定了K调制信号的载波频率，f3决定了基带码元速率。为了保证每个基带码元的宽度T是载波周期的整数倍，在选择分频系数时应满足式(2)。式中，M为D1和D2的最小公倍数。22 m序列产生器 m序列是由多级移位寄存器或其他延迟元件通过线性反馈产生的最长的码序列。m序列的最大长度取决于移位寄存器的级数，而码的结构取决于反馈抽头的位置和数量。其特点是：随机特性、预先可确定性、循环特性。 本设计利用带有两个反馈抽头的3级反馈移位寄存器得到一串7位循环序列“1110010”，并采取措施防止进入全“0”状态。通过更换时钟频率，可以方便地改变输入码元的速率。这一系列的循环序列码作为基带信号码元。其电路结构如图3所示。23 FSKK调制器 FSKK调制器由时钟选择模块、跳变检测模块和DDS信号发生模块3部分组成。原理如图4所示。231 时钟选择模块 载波频率选择模块的两个输入端分别接时钟信号f1和f2，其输出信号fDDS作为DDS信号发生模块基准时钟信号。该模块的输出真值表，如表1所示。232 跳变检测模块 跳变检测模块用于检测基带码元的变化情况。当基带码元上升或下降沿到来时，其对应的输出端产生与时钟周期等宽的高脉冲信号jump_high或jump_low。该信号提供给下一级DDS的相位累加器，来控制累加器的相位偏移。跳变检测原理图如图5所示。233 DDS信号发生模块 DDS是一种应用数字技术产生信号波形的方法。由于模块中只需产生两种频率和相位的波形，因此对DDS的设计中省略了频率控制字和相位控制字等部分。频率改变通过时钟选择模块选择不同的基准时钟来实现。简化后的DDS主要由相位累加器和波形ROM组成，如图6所示。相位累加器在频率为fc的时钟信号clk控制下，以步长K作累加，输出的N位二进制作为波形存储器ROM的地址，以该地址对ROM进行寻址。则DDS输出波形的频率f0的表达式，如式(3)所示 本设计中，取K=1，N=8，波形存储深度为100个采样点，则可得f0=fc100。jump_high、jump_low、mode和clk通过控制相位累加器的输出来实现：FSKK波形合成输出。当mode为低电平时，即FSK调制模式时，jump_high和jump_low中任一信号出现高脉冲时，累加器清零，然后根据clk进行循环累加。当mode为高电平时，即K调制模式时，累加器的工作方式如表2所示。ROM表是对选取的采样点进行量化、编码，通过相位累加器的地址值查找ROM表中的内容，以得到可合成正弦波的正弦点的值。其原理是：在横轴上取100个采样点，将纵轴的正弦值-1，+1总体提升一个单位，即将正弦值的取值区间变为0，2，并将其均匀地分成255个量化区间，再对这255个量化间隔在0000000011111111进行编码，即将所取的采样点的幅度值对应到各个量化间隔。 具体实现方法，可通过用Matlab产生一个mif文件。Matlab源程序如下：3 系统仿真结果 Altera公司的Quanus集合了综合和仿真的功能。本设计在Quartus II中完成了VHDL的代码编写和综合布线，并对整个设计系统进行了时序仿真，仿真结果如图7图8所示。其中，clk为外接输入100 MHz时钟；mode为模式控制键；code为由m序列产生的伪随机码，用做基带码元；dout为输出的调制结果。图7中，mode的值为“0”，说明是FSK调制方式。从图中可以看出，当基带码元code为“0”时，dout输出低频调制波。当基带码元code为“1”时，dout输出高频调制波。实现了用不同的频率变化传递数字信息，完成了FSK调制。 图8中，mode的值为“1”，说明是K调制方式。从图中可以看出，dout的输出波形频率是单一的，当基带码元由“1”向“0”跳变时，波形出现倒现象，实现了通过相位变化传递信息，完成了K调制。4 结束语 介绍了一种基于DDS技术的FSKK调制方式的FPGA实现方法。整个系统采用VHDL硬件描述语言进行软件编写，参数修改方便，并具有较强的可移植性。其原理简单，易于实现。相比传统模拟调制方式，这种数字调制方式具有较好的稳定性和抗干扰能力，在通信领域中具有较强的实用性。 44附件1： 大学本科毕业论文（设计）工作程序要求阶段工作程序及要求完成时间第一阶段（准备阶段）（一）确定题目和指导教师1.学院（系）成立毕业论文（设计）领导小组；2.学院（系）向教师（具有讲师以上职称或具有研究生学历的助教）分派指导论文（设计）任务，院（系）公布备选题目一览表；3.学院（系）召开指导教师和学生参加的毕业论文（设计）布置大会；4.学生根据自己的专业兴趣、学术特长选定论文题目，确定指导教师，也可与指导教师协商后确定论文题目；5.学院（系）将选题结果汇总成表，报教务处实践教学科备案。每学年第一学期第8周前（二）做好论文开题、写作的准备工作1.指导教师向学生传达毕业论文（设计）要求及有关管理规定，师生沟通交流课题任务，使学生正确理解课题，为开题做准备；2.学生确定论文题目后，应在指导教师的指导下进行文献检索、实习调研以及实验等论文前期准备工作。每学年第一学期第8周以后第二阶段（开题及写作阶段）（三）做好开题报告教研室组织教师指导学生做好开题报告，院（系）检查开题情况，教务处抽查。每学年第二学期第2周前（四）认真进行毕业论文（设计）指导、检查工作。1指导教师做好指导工作，定期检查学生的工作进度和质量，及时解答和处理学生提出的有关问题；2学院（系）要随时了解、检查论文写作进展情况，及时研究协调处理毕业论文写作过程中的有关问题。每学年第二学期（五）毕业论文中期检查教研室组织中期毕业论文检查工作，做好记录，学生须向指导教师汇报工作进度和工作质量，并填写中期检查表。每学年第二学期第8周第三阶段（评审答辩阶段）（六）指导教师评定毕业论文答辩前一周，学生将毕业论文交指导教师，指导教师需认真审阅，写出评语和评分。每学年第二学期第13-14周（七）评阅老师评阅毕业论文学院（系）或教研室安排有关教师，详细评阅每个学生的毕业论文，给出评分。（八）组织答辩学院（系）成立答辩委员会，组织答辩小组对学生进行论文答辩，答辩日程安排通知教务处，并做好答辩记录，给出答辩成绩。每学年第二学期第15周前（九）综合评定成绩学院（系）组织专门人员检查评分标准执行情况，进行成绩汇总和统计；毕业论文成绩及时报送教务处。每学年第二学期第15周前（十）毕业论文归档管理学院（系）收集并整理归档毕业论文有关材料，包括鉴定表（2份）、开题报告（1份）、中期检查表（1份）、评分表（1份）、论文（设计）（1份）及相应电子文档，填写本科生毕业论文（设计）工作总结表，一份交教务处实践教学科。每学年第二学期第16周前（十一）校级优秀毕业论文评选每学年第二学期第17周前注：1.提前或推延进行毕业论文（设计）的，各阶段要求相同，日程自定；2.毕业论文（设计）工作三个阶段时间安排，可根据各专业特点适当调整。 附件2： 大学本科毕业论文（设计）撰写规范一、毕业论文（设计）文本结构毕业论文（设计）主要由8个部分组成：封面；目录；题目；中外文摘要；正文；参考文献；谢辞；附录。二、毕业论文（设计）各部分规范1. 封面封面按学校规定的格式填写，包括论文（设计）题目、作者姓名、指导教师姓名、学科专业等内容。2. 目录目录由毕业论文（设计）各部分内容的顺序号、名称和页码组成，目次中的内容一般列出二级标题即可。目录应该用“”连接名称与页码。3. 题目论文（设计）题目要恰当、简明、凝练，能够反映论文的主题及其内容，做到文、题贴切。题目中不使用非规范的缩略词、符号、代号和公式，通常不采用问话的方式。题目所使用的词语应当考虑到有助于选择关键词和编制题录、索引等。题目的中文字数一般不超过20个字，外文题目不超过10个实词，中外文标题应一致，居中编排格式。4. 中外文摘要及关键词摘要是对毕业论文（设计）内容不加注释和评论的简短陈述。摘要主要是说明研究工作的目的、方法、结果和结论。摘要应具有独立性和自含性，即不阅读全文，就能获得毕业论文（设计）必要的信息，使读者确定有无必要阅读全文。摘要中应用第三人称的方法记述论文的性质和主题，不使用“本文”、“作者”等作为主语，应采用“对进行了研究”、“报告了现状”、“进行了调查”等表达方式。排除在本学科领域已成为常识的内容，不得重复题目中已有的信息。语句要合乎逻辑关系，尽量同正文的文体保持一致。结构要严谨，表达要简明，语义要确切，一般不再分段落。对某些缩略语、简称、代号等，除了相邻专业的读者也能清楚理解的以外，在首次出现处必须加以说明。摘要中通常不用图表、化学结构式以及非公知公用的符号和术语。毕业论文（设计）的摘要包含中文摘要和外文摘要。中文摘要字数约为200300字，外文摘要约为200300个实词。关键词（Keywords）是为了文献标引，从汉语主题词表或论文中选取出来，用以表示全文主题内容信息的词语或术语。关键词不宜用非通用的代号和分子式。关键词一般为36个。关键词的排序，通常应按研究的对象、性质（问题）和采取的手段排序。中文关键词两词之间应留出一个汉字的空间，不加任何标点符号；外文关键词之间用分号隔开。5. 正文毕业论文（设计）的正文包括前言（引言）、正文、结论三个部分。外语类专业毕业生必须用所学专业外语撰写。毕业论文（设计）的篇幅一般6000字左右。(1)前言（引言）前言（引言）主要说明研究工作的目的、范围，对前人的研究状况进行评述分析，阐明研究设想、研究方法、实验设计、预期结果、成果的意义等。(2)正文正文是对研究工作与研究内容的详细表述，一般由标题、文字、表格或公式等部分组成。该部分要运用选定的研究方法分析问题、论证观点，尽量反映出研究能力和学术水平。正文是毕业论文（设计）的核心部分，占据主要篇幅。正文是论文的主体，要求观点清晰、论点正确、论据可靠、论证严密、层次清楚。正文中的图表和计量单位要规范。图须有序号、图题、图例、量和单位，图序号须用阿拉伯数字，与图题空 1 格，写在图下方；表格采用 3线表，表头线和表尾线为粗黑线，表两边不要串写文字，表序号须用阿拉伯数字，与标题空 1格，写在表上方；一律使用法定计量单位。(3)结论结论是对整个研究工作进行归纳和总结。结论应当准确、完整、明确、精练。如不可能导出应有的结论，也可以没有结论而进行必要的讨论，阐述本课题研究中存在的问题及进一步开展研究的建议。6. 谢辞（致谢）谢辞（致谢）是对给予各类资助、指导和协助完成科研工作，以及提供各种条件的单位和个人表示的感谢。谢辞应实事求是。7. 参考文献文后参考文献，是论文的重要组成部分，按顺序和规定的格式列在正文之后。所列出的文献，应当是作者亲自阅读或引用过的，出处要翔实，要进行核实查对。所引用的文献应是公开出版的刊物或著作，内部刊物一般不引用。正文中参考文献的标注方法，是在引用文字（即所引用的词组、句子、段落等）结束处的右上角标出参考文献序号。全文参考文献的序号要按照从小到大的次序排列，某一文献多次引用时，要用同一序号标出。文后参考文献的编写方式，是依正文中参考文献序号的次序排列所有的参考文献，且一个参考文献只能出现一次。8. 附录凡不宜收入正文中而又有价值的内容，可编入毕业论文的附录中。附录内容主要包括：正文中所使用公式的推导与证明过程；使用的主要符号、单位、缩写、程序全文及其说明等；在正文中无法列出的实验数据；重复性数据图表；调查问卷等。附件3： 大学本科毕业论文（格式）格式（理科）（说明：本表供理工科专业学生用，以下所有红色、蓝色文字仅供参考，学生在写作论文时请保留字体、字号，改写或删除掉文字，黑色文字请保留。每一页的上方(天头)和左侧(订口)分别留边25mm，下方(地脚)和右侧(切口)应分别留边20mm，装订线5 mm，页眉和页脚为0。论文题目使用黑体三号字，正文使用宋体小四号字，行距为单倍行距；一级标题段前段后为0.5行，正文段前段后为0，字符间距为标准。为保证打印效果，学生在打印前，请将全文字体的颜色统一设置成黑色。以上说明参阅后请自行删除，包括本文本框！）（顶头空2行）目 录（4号黑体，居中）摘要1关键词1Abstract1Key words1引言（或绪论）11材料与方法Y1.1材料 Y1.2方法 Y1.2.1Y1.2.2Y1.2.3Y1.2.4Y2Y2.1Y3 Y（略）X （正文第X章）Y致谢Y参考文献Y附录A （必要时）Y附录B （必要时）Y图1 （必要时）Y图2 （必要时）Y表1 （必要时）Y表2 （必要时）Y注：1. 目次中的内容一般列出“章”、“节”、“条”三级标题即可；2X、Y表示具体的阿拉伯数字；毕业论文（设计）题目（3号黑体）专业学生 学生姓名指导教师 指导教师姓名（小四仿宋体）摘要：（200300字，五号宋体）关键词： （3-5个，五号宋体）Title（3号Times New Romar）Student majoring in Name Tutor Name（小四Times New Romar）Abstract： （五号Times New Romar，200300个实词）Key words: ；（3-5实词个，五号Times New Romar）引言（小四宋体）。1 材料与方法 （仿宋体四号）11 （黑体小四号）（小四宋体）。111 （仿宋体小四号） （小四宋体）。1