毕业论文基于fpga的乘法器设计说明书

信息科学与技术学院电子EDA技术课程设计课 程 题 目： 基于FPGA的乘法器设计 目 录中文摘要2外文摘要21绪论31.1概述31. 2 VHDL简介 31.3 实验平台52乘法器初步设计62.1设计思想62.2乘法器原理62.3 乘法器设计流程 73. 乘法器具体设计93.1右移寄存器的设计93.2 加法器模块的设计 93.3 乘1模块设计 103.4锁存器模块设计114. 乘法器仿真134.1 8位加法器仿真134.2 乘1模块仿真134.3 锁存器模块仿真144.4 8位乘法器仿真144.5 总仿真图 15参考文献16摘要在微处理器芯片中，乘法器是进行数字信号处理的核心，同时也是微处理器中进行数据处理的关键部件，它已经是现代计算机必不可少的一部分。本文主要是在于如何运用标准硬件描述语言（VHDL）完成十六位乘法器，以及如何做二进制位相乘的运算过程。该乘法器是由十六位加法器构成的以时序方式设计十六位乘法器，通过逐项移位相加来实现乘法功能，并以Quartus_II9.1软件工具进行模拟，仿真并予以显示。关键字：乘法器；标准硬件描述语言（VHDL）；移位相加；Quartus_II9.1 AbstractIn the microprocessor chip, the multiplier is a digital signal processing core microprocessor is also a key component of data processing, it is already an essential part of the modern computer. This article is on how to use standard hardware description language (VHDL) to complete eight multipliers, as well as how to make the process of a binary bit multiplication operation. The multiplier is composed of eight adder to timing approach in designing eight multiplier, achieved by adding the multiplication-by-shift function, and in Quartus_II9.1 software tools for simulation, emulation and be displayed.Keywords: multiplier; standard hardware description language (VHDL); shift sum; Quartus_II9.11绪论1.1概述本课题的设计来源是基于标准硬件描述语言（Very High Speed Integrated Circuit Hardware Description Language,VHDL）及Quartus_II9.1软件开发工具的进行模拟仿真的16位乘法器，用于实现32位移位相加乘法器的乘法运算功能。本课题的研究现状：乘法器是定点处理器的主要组成部分，其速度是影响CPU速度的关键因素。乘法器也是数字信号处理（DSP)、系统级芯片（SOC)的关键部件。在最新的处理器中乘法器除了直接作为运算部件外，还用于加速地址转换、数组寻址和其他整数操作。随着科研生产地运算速度要求的提高，对乘法器性能的要求也在不断地提升。BOOTH算法、WALLACE树、CLA等技术的出现也使得乘法器设计的技术日益成熟。而不同的应用背景又要求在不同的算法和实现之间进行选择，权衡电路鬼名模和性能，达到特定条件下的最优设计。本次设计的目的就是在掌握移位相加十六位乘法器的工作原理，了解并学习掌握VHDL硬件描述语言的设计方法和思想，通过自己学习的VHDL语言结合以前电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对十六位二进制乘法器的设计，巩固和综合运用所学课程，加深对数字电路和VHDL基本单元的理解，并借助Quartus_II9.1软件开发工具这个平台进行仿真，理论联系实际，提高设计能力，提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标，加法器的设计可以加深对门电路的理解，乘法器的设计可以使对计算机怎样工作有了更深了解。本设计的主要难点包括：1）通过分析算术逻辑单元（ALU）的硬件结构工作过程的分析，深入理解ALU的工作原理和设计方法，进而确定ALU的总体结构，以及各层次模块的功能和结构，并了解。2）根据设计的功能要求，使用标准硬件描述语言（VHDL）设计出移位相加16位乘法器3）利用Quartus_II9.1软件工具完成16位乘法器的仿真。1.2 VHDL简介 VHDL（Very High Speed Integrated Circuit Hardware Description Language)是超高速集成电路硬件描述语言的中文缩写，它是电子系统硬件行为描述、结构描述、数据流描述的高级语言。它是在20世纪80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 ，并于1987年成为IEEE的一种标准语言,1993年VHDL重新修订，变得更加完备，形成新的标准。该语言设计技术齐全、方法灵活、功能强大、与制作工艺无关、编程易于共享，所以成为硬件描述语言的主流，成为标准硬件描述语言。VHDL作为EDA的重要组成部分，提供了借助计算机进行数字系统设计的一种很好的手段。用VHDL进行有很多优点，VHDL的硬件描述很强，可以用于从门级、电路级直至系统级的描述、仿真、综合和调试。利用VHDL丰富的仿真语句和库函数，对大系统的早期设计，可在远离门级的高层次上进行模拟，以利于设计者确定整个设计结构和功能的可行性。VHDL强大的描述能力和程序结构，使其具有支持多大规模设计进行分解，以及对已有的设计进行再利用的功能。VHDL标准、规范、语法较为严格，便于重复利用和交流，它所具有的类属描述语句和子程序调用等功能，使设计者对完成的设计不必改变程序，只需改变类属于参数或函数，就可改变设计的规模和结构。从ASIC的设计到PCB系统的设计，VHDL语言都能派上用场，都能够轻易地达成设计供者的要求。目前，VHDL语言已经成为FPGD/CPLD编程最常用的工具。1.3实验平台仿真软件：Quartus_II9.12乘法器初步设计2.1设计思想 本设计首先要了解乘法器的基本原理 ，我所设计的16位乘法器采用移位和加法来实现，主要用到原码一位乘运算规则。然后对乘法器的进行顶层设计，把乘法器的设计分成几个功能模块，并逐步细化，因此需要了解各个模块的引脚含义以及它们的内部构造，并对各个模块的实现功能进行分析，通过标准硬件描述语言对它们模块进行编程，调试。最后在Quartus_II9.0应用软件进行模拟仿真，得出正确的运行结果。2.2乘法器原理16位乘法器可用移位和加法来实现，两个16位数相乘，总共需要执行16次加法运算和16次移位运算，由乘数的末位值确定被乘数是否与原部分积相加，从乘数的最低位开始，若乘数为1，加被乘数，然后右移一位，形成新的部分积，乘数同时右移一位；若乘数为0，加上零值，然后右移一位，形成新的部分积，乘数同时右移一位，直到乘数的最高位为止，从而得出最终的乘积结果。实现原码一位乘法的硬件逻辑结构图如下图所示。用寄存器R0存放部分积；R1存放乘数Y,并且最低位Yn作判断为;R0和R1都具有右移功能并且是连通的；寄存器R2存放被乘数X,加法器完成部分积与位积求和，计数器记录相加移位的操作次数。R0 部分积R1 乘数Y Yn 计数器 移位控制加法器控制门 控制电路R2 X0 被乘数X 16位乘法器的顶层设计主要分成四大功能模块 ，并可根据分解的层次进行设计， 各个功能模块作用介绍如下： 1) 右移寄存器模块：是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移，本设计采用的一个16位寄存器，能存放16位二进制代码，需用16个触发器来构成，它可将乘法运算中的被乘数加载于其中，同时进行乘法运算的移位操作。2) 加法器：本设计用到一个16位加法器，主要进行操作数的加法运算。3) 乘1模块：主要实现16位与1位的乘法运算。4) 锁存器:它所实现的功能是把当前的状态锁存起来，使CPU送出的数据在接口电路的输出端保持一段时间锁存后状态不再发生变化，直到解除锁定。本次设计采用32位锁存器，同时也是一个右移寄存器，在时钟信号作用下，进行输入值的移位与锁存。2.3乘法器设计流程 本设计采用移位和加法来实现两个16位二进制数相乘。由乘数的末尾值来确定被乘数是否与原部分积相加，然后右移一位，形成新的部分积；同时，乘数也右移一位，由次低位作新的末位，空出最高位放部分积的最高位。例如被乘数为00000101，乘数为01101111，初始条件下，部分积为0，乘数最低位为1，加被乘数，和为00000101，使其右移一位，形成新的部分积为00000010，乘数同时右移一位，原和最低位1被放到乘数的最高位，此时，乘数最低位为1，加00000101，和为00000111，使其右移一位，形成新的部分积为0000011，依次类推，循环16次，总共需要进行16次相加和16次移位操作，最终得出乘积结果。其设计流程图所如下所示：开始检查乘数数将乘积寄存器右移1位将乘数寄存器右移1位是否已循环执行了16次？完成将被乘数寄存器与乘积寄存器的左半部分相加，并将结果写回乘积寄存器的左半部分乘数 0=0乘数 0=1 少于16次是 已循环16次3乘法器设计模块3.1右移寄存器的设计16位右移寄存器是当时钟信号CLK处于上升沿时，当LOAD=1时，将16位被乘送达分数加载进去；而当LOAD=0时，数据进行移位操作；同时定义一个信号REG8用来装载新数据及移位后的操作数，在完成这些操作后，寄存器的最低位REG8（0）传送给QB输出。该模块的VHDL程序设计如下所示。 LIBRARY IEEE; - 16位右移寄存器USE IEEE.STD_LOGIC_1164.ALL;ENTITY SREG16B IS PORT ( CLK ,LOAD : IN STD_LOGIC; DIN : IN STD_LOGIC_VECTOR(15 DOWNTO 0); QB : OUT STD_LOGIC );END SREG16B;ARCHITECTURE behav OF SREG16B IS SIGNAL REG16 : STD_LOGIC_VECTOR(15 DOWNTO 0);BEGIN PROCESS (CLK, LOAD) BEGIN IF LOAD = 1 THEN REG16 = DIN; ELSIF CLKEVENT AND CLK = 1 THEN REG16(14 DOWNTO 0) = REG16(15 DOWNTO 1); END IF; END PROCESS; QB = REG16(0); - 输出最低位 END behav;3.2 加法器模块的设计（ADDER16B） 定义实体ADDER16 ，A,B端口都为输入16位数的输入端口，S为存储两个8位数相加结果的输出端口VHDL定义如下：LIBRARY IEEE; -16位加法器USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER16 IS PORT(B, A : IN STD_LOGIC_VECTOR(15 DOWNTO 0); S : OUT STD_LOGIC_VECTOR(16 DOWNTO 0) );END ADDER16;ARCHITECTURE behav OF ADDER16 IS BEGIN S = 0&A + B ; END behav;3.3.乘1模块设计（ANDARITH） 乘1模块即1位乘法器，可通过选通与门逻辑，利用FOR_LOOP循环语句完成16位二进制数与1位二进制数的乘法运算，即16位二进制DIN从最低位到最高位与1位二进制数ABIN分别做与运算，最后将结果依次传送到DOUT的最低位到最高位输出，即当ABIN为1时，DOUT直接输出DIN，位0时，DOUT输出全零。1位乘法器的元件引脚图如下所示: 定义一个实体 ANDARITH， ABIN、DIN150作为输入端口，DOUT150作为输出端口。1位乘法器VHDL程序代码如下：LIBRARY IEEE; -1位乘法器USE IEEE.STD_LOGIC_1164.ALL;ENTITY ANDARITH IS - 选通与门模块 PORT ( ABIN : IN STD_LOGIC; DIN : IN STD_LOGIC_VECTOR(15 DOWNTO 0); DOUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0) );END ANDARITH;ARCHITECTURE behav OF ANDARITH ISBEGIN PROCESS(ABIN, DIN) BEGIN FOR I IN 0 TO 15 LOOP - 循环，完成8位与1位运算 DOUT(I) = DIN(I) AND ABIN; END LOOP; END PROCESS; END behav;3.4锁存器模块设计（REG16B） 此处锁存器模块即16位右移寄存器，可利用IF语句来完成其输入值的锁存，当清零（CLR=1）信号到来时，定义的信号量R16S锁存输入值，即R16S清零；否则在时钟信号CLK上升沿作用下，将R16S的低16位进行移位操作，同时将16位输入数据D锁存到R16S的高16位，最后传送给Q输出，在乘法器的顶层设计中，乘数与被乘数的乘积也将出现在REG16B端口。16位锁存器的VHDL程序设计如下. LIBRARY IEEE; -32位锁存器/右移寄存器USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B IS PORT ( CLK,CLR : IN STD_LOGIC; D : IN STD_LOGIC_VECTOR(16 DOWNTO 0); Q : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END REG32B;ARCHITECTURE behav OF REG32B IS SIGNAL R32S : STD_LOGIC_VECTOR(31 DOWNTO 0);BEGIN PROCESS(CLK, CLR) BEGIN IF CLR = 1 THEN R32S 0) ; - 清零信号ELSIF CLKEVENT AND CLK = 1 THEN -时钟到来时，锁存输入值，并右移低8R32S(14 DOWNTO 0) = R32S(15 DOWNTO 1); - 右移低8位 R32S(31 DOWNTO 15) = D; - 将输入锁到高8位 END IF; END PROCESS; Q = R32S; END behav; 4乘法器仿真 4.1 16位加法器仿真 CIN作为输入信号，赋值时钟周期初值为0，以50ns为一个时钟周期，当CIN=0时，说明A,B两个加数所得出的和S不需要加1，反之就要加上进位CIN.COUT作为输出信号，它表示的当两个加数最高位有进位时，输出为1.例如将两个加数A,B赋值十六进制数分别为16、18运行后 ，和S在CIN=0的时钟下输出值为2E，在CIN=1的时钟下输出和为2F.由于没有最高进位 ，COUT=0;42 乘1模块仿真 乘1模块包括3个引脚分别为ABIN、DIN、DOUT. 它主要是实现8位二进制数DIN分别和1位二进制数ABIN做与运算，当输入信号ABIN=0时，DOUT=0.当ABIN=1时，DOUT等于DIN.例如 在运行波形图之前，将DIN赋初值为56，运行后，当ABIN为0时，其DOUT输出值为00，当ABIN为1时，其DOUT输出值为56。43 锁存器模块仿真 锁存器模块包括4个引脚，分别为：CLR、CLK、D、Q。 CLR为清零信号，当CLR=1时，Q输出值为0.当CLR=0时，仅当CLK有效在上升沿作用下且CLK=1时，D输入数据右移低8位，并赋给输出信号Q。例如在下图中，给D赋初值十进制1，在CLR=0的信号下，当CLR上升沿到来时，Q的值从0 ,128,192.逐步右移。 44 16位乘法器仿真 16 位乘法器包括START,CLKK,A,B,DOUT五个引脚，当START=0时，被乘数A向移位寄存器SREG8B加载数据，当START=1时，16位寄存器清0.CLK为乘法时钟信号，每当CLK上升沿到来时，A和B乘法进行移位相加运算，到第8个时钟上升沿后，将得出输出结果。例如 将A,B赋值为18H、14H，运行后最终相乘结果为：01E0H.4.5 总仿真图 5 心得体会： EDA实用教程一门很有些意义的课程。从最初的一步一步的学习，让我学到更多，对计算机程序有了更深刻的了解和学习。 在做这个课程设计时，比想象的更加困难些，虽然通过许多途径找到了相关的资料，但是实现着实不简单。对于我来说，写程序是一个比较困难的事情，所以做这个课程设计确实对我来说很具有挑战性。这门课程设计必须理论和实践相结合。整个的设计过程中，要充分利用软件工程中的模块化设计思想，这样使设计减少了许多繁杂的问题，使程序看起来更加明了，不易混乱。 通过课程实践,巩固加深对课堂教学内容的理解,提高我的VHDL设计能力,对我来说，这次课程设计最重要的是，提高了我自主学习与动手实践的能力。六参考文献1. 潘松，黄继业，EDA技术与VHDL(第四版)，科学出版社，2007年01月2. 潘松，王国栋VHDL实用教程M成都：电子科技大学出版社，20023. 吴静，一种RISC结构8位微控制器的设计与实现M，天津大学，2004年08月4. 刘昌华数字逻辑EDA设计与实践M北京：国防工业出版社，2006 5. 杨刚，现代电子技术 VHDL与数字系统设计M（第1版），电子工业出版社，2004年04月 30附件1： 大学本科毕业论文（设计）工作程序要求阶段工作程序及要求完成时间第一阶段（准备阶段）（一）确定题目和指导教师1.学院（系）成立毕业论文（设计）领导小组；2.学院（系）向教师（具有讲师以上职称或具有研究生学历的助教）分派指导论文（设计）任务，院（系）公布备选题目一览表；3.学院（系）召开指导教师和学生参加的毕业论文（设计）布置大会；4.学生根据自己的专业兴趣、学术特长选定论文题目，确定指导教师，也可与指导教师协商后确定论文题目；5.学院（系）将选题结果汇总成表，报教务处实践教学科备案。每学年第一学期第8周前（二）做好论文开题、写作的准备工作1.指导教师向学生传达毕业论文（设计）要求及有关管理规定，师生沟通交流课题任务，使学生正确理解课题，为开题做准备；2.学生确定论文题目后，应在指导教师的指导下进行文献检索、实习调研以及实验等论文前期准备工作。每学年第一学期第8周以后第二阶段（开题及写作阶段）（三）做好开题报告教研室组织教师指导学生做好开题报告，院（系）检查开题情况，教务处抽查。每学年第二学期第2周前（四）认真进行毕业论文（设计）指导、检查工作。1指导教师做好指导工作，定期检查学生的工作进度和质量，及时解答和处理学生提出的有关问题；2学院（系）要随时了解、检查论文写作进展情况，及时研究协调处理毕业论文写作过程中的有关问题。每学年第二学期（五）毕业论文中期检查教研室组织中期毕业论文检查工作，做好记录，学生须向指导教师汇报工作进度和工作质量，并填写中期检查表。每学年第二学期第8周第三阶段（评审答辩阶段）（六）指导教师评定毕业论文答辩前一周，学生将毕业论文交指导教师，指导教师需认真审阅，写出评语和评分。每学年第二学期第13-14周（七）评阅老师评阅毕业论文学院（系）或教研室安排有关教师，详细评阅每个学生的毕业论文，给出评分。（八）组织答辩学院（系）成立答辩委员会，组织答辩小组对学生进行论文答辩，答辩日程安排通知教务处，并做好答辩记录，给出答辩成绩。每学年第二学期第15周前（九）综合评定成绩学院（系）组织专门人员检查评分标准执行情况，进行成绩汇总和统计；毕业论文成绩及时报送教务处。每学年第二学期第15周前（十）毕业论文归档管理学院（系）收集并整理归档毕业论文有关材料，包括鉴定表（2份）、开题报告（1份）、中期检查表（1份）、评分表（1份）、论文（设计）（1份）及相应电子文档，填写本科生毕业论文（设计）工作总结表，一份交教务处实践教学科。每学年第二学期第16周前（十一）校级优秀毕业论文评选每学年第二学期第17周前注：1.提前或推延进行毕业论文（设计）的，各阶段要求相同，日程自定；2.毕业论文（设计）工作三个阶段时间安排，可根据各专业特点适当调整。 附件2： 大学本科毕业论文（设计）撰写规范一、毕业论文（设计）文本结构毕业论文（设计）主要由8个部分组成：封面；目录；题目；中外文摘要；正文；参考文献；谢辞；附录。二、毕业论文（设计）各部分规范1. 封面封面按学校规定的格式填写，包括论文（设计）题目、作者姓名、指导教师姓名、学科专业等内容。2. 目录目录由毕业论文（设计）各部分内容的顺序号、名称和页码组成，目次中的内容一般列出二级标题即可。目录应该用“”连接名称与页码。3. 题目论文（设计）题目要恰当、简明、凝练，能够反映论文的主题及其内容，做到文、题贴切。题目中不使用非规范的缩略词、符号、代号和公式，通常不采用问话的方式。题目所使用的词语应当考虑到有助于选择关键词和编制题录、索引等。题目的中文字数一般不超过20个字，外文题目不超过10个实词，中外文标题应一致，居中编排格式。4. 中外文摘要及关键词摘要是对毕业论文（设计）内容不加注释和评论的简短陈述。摘要主要是说明研究工作的目的、方法、结果和结论。摘要应具有独立性和自含性，即不阅读全文，就能获得毕业论文（设计）必要的信息，使读者确定有无必要阅读全文。摘要中应用第三人称的方法记述论文的性质和主题，不使用“本文”、“作者”等作为主语，应采用“对进行了研究”、“报告了现状”、“进行了调查”等表达方式。排除在本学科领域已成为常识的内容，不得重复题目中已有的信息。语句要合乎逻辑关系，尽量同正文的文体保持一致。结构要严谨，表达要简明，语义要确切，一般不再分段落。对某些缩略语、简称、代号等，除了相邻专业的读者也能清楚理解的以外，在首次出现处必须加以说明。摘要中通常不用图表、化学结构式以及非公知公用的符号和术语。毕业论文（设计）的摘要包含中文摘要和外文摘要。中文摘要字数约为200300字，外文摘要约为200300个实词。关键词（Keywords）是为了文献标引，从汉语主题词表或论文中选取出来，用以表示全文主题内容信息的词语或术语。关键词不宜用非通用的代号和分子式。关键词一般为36个。关键词的排序，通常应按研究的对象、性质（问题）和采取的手段排序。中文关键词两词之间应留出一个汉字的空间，不加任何标点符号；外文关键词之间用分号隔开。5. 正文毕业论文（设计）的正文包括前言（引言）、正文、结论三个部分。外语类专业毕业生必须用所学专业外语撰写。毕业论文（设计）的篇幅一般6000字左右。(1)前言（引言）前言（引言）主要说明研究工作的目的、范围，对前人的研究状况进行评述分析，阐明研究设想、研究方法、实验设计、预期结果、成果的意义等。(2)正文正文是对研究工作与研究内容的详细表述，一般由标题、文字、表格或公式等部分组成。该部分要运用选定的研究方法分析问题、论证观点，尽量反映出研究能力和学术水平。正文是毕业论文（设计）的核心部分，占据主要篇幅。正文是论文的主体，要求观点清晰、论点正确、论据可靠、论证严密、层次清楚。正文中的图表和计量单位要规范。图须有序号、图题、图例、量和单位，图序号须用阿拉伯数字，与图题空 1 格，写在图下方；表格采用 3线表，表头线和表尾线为粗黑线，表两边不要串写文字，表序号须用阿拉伯数字，与标题空 1格，写在表上方；一律使用法定计量单位。(3)结论结论是对整个研究工作进行归纳和总结。结论应当准确、完整、明确、精练。如不可能导出应有的结论，也可以没有结论而进行必要的讨论，阐述本课题研究中存在的问题及进一步开展研究的建议。6. 谢辞（致谢）谢辞（致谢）是对给予各类资助、指导和协助完成科研工作，以及提供各种条件的单位和个人表示的感谢。谢辞应实事求是。7. 参考文献文后参考文献，是论文的重要组成部分，按顺序和规定的格式列在正文之后。所列出的文献，应当是作者亲自阅读或引用过的，出处要翔实，要进行核实查对。所引用的文献应是公开出版的刊物或著作，内部刊物一般不引用。正文中参考文献的标注方法，是在引用文字（即所引用的词组、句子、段落等）结束处的右上角标出参考文献序号。全文参考文献的序号要按照从小到大的次序排列，某一文献多次引用时，要用同一序号标出。文后参考文献的编写方式，是依正文中参考文献序号的次序排列所有的参考文献，且一个参考文献只能出现一次。8. 附录凡不宜收入正文中而又有价值的内容，可编入毕业论文的附录中。附录内容主要包括：正文中所使用公式的推导与证明过程；使用的主要符号、单位、缩写、程序全文及其说明等；在正文中无法列出的实验数据；重复性数据图表；调查问卷等。附件3： 大学本科毕业论文（格式）格式（理科）（说明：本表供理工科专业学生用，以下所有红色、蓝色文字仅供参考，学生在写作论文时请保留字体、字号，改写或删除掉文字，黑色文字请保留。每一页的上方(天头)和左侧(订口)分别留边25mm，下方(地脚)和右侧(切口)应分别留边20mm，装订线5 mm，页眉和页脚为0。论文题目使用黑体三号字，正文使用宋体小四号字，行距为单倍行距；一级标题段前段后为0.5行，正文段前段后为0，字符间距为标准。为保证打印效果，学生在打印前，请将全文字体的颜色统一设置成黑色。以上说明参阅后请自行删除，包括本文本框！）（顶头空2行）目 录（4号黑体，居中）摘要1关键词1Abstract1Key words1引言（或绪论）11材料与方法Y1.1材料 Y1.2方法 Y1.2.1Y1.2.2Y1.2.3Y1.2.4Y2Y2.1Y3 Y（略）X （正文第X章）Y致谢Y参考文献Y附录A （必要时）Y附录B （必要时）Y图1 （必要时）Y图2 （必要时）Y表1 （必要时）Y表2 （必要时）Y注：1. 目次中的内容一般列出“章”、“节”、“条”三级标题即可；2X、Y表示具体的阿拉伯数字；毕业论文（设计）题目（3号黑体）专业学生 学生姓名指导教师 指导教师姓名（小四仿宋体）摘要：（200300字，五号宋体）关键词： （3-5个，五号宋体）Title（3号Times New Romar）Student majoring in Name Tutor Name（小四Times New Romar）Abstract： （五号Times New Romar，200300个实词）Key words: ；（3-5实词个，五号Times New Romar）引言（小四宋体）。1 材料与方法 （仿宋体四号）11 （黑体小四号）（小四宋体）。111 （仿宋体小四号） （小四宋体）。112 （仿宋体小四号） （小四宋体）。12 （黑体小四号）2 结果与分析 （仿宋体四号）21 （黑体小四号）（小四宋体）。211 （仿宋体小四号） （小四宋体）。212 （仿宋体小四号） （小四宋体）。22 （黑体小四号）3 讨论 （仿宋体四号）31 （黑体小四号） （小四宋体）。32 （黑体小四号）致谢（小四宋体）参考文献：1 作者姓名，作者姓名.参考文献题目J. 期刊或杂志等名称，年份，卷(期数)：页码.2 刘凡丰. 美国研究型大学本科教育改革透视J . 高等教育研究，2003，5(1)：18-19.没有卷的就直接写2003（1）（本条为期刊杂志著录格式）3 谭丙煜.怎样撰写科学论文M.2版.沈阳：辽宁人民出版社，1982：5-6.（本条为中文图书著录格式）4 作者姓名. 参考文献题目D.南京：南京农业大学，2002：页码.（本条为硕士、博士论文著录格式）5 作者姓名. 参考文献题目N.人民日报，2005-06-12.（本条为报纸著录格式）6 作者姓名. 参考文献题目C/ 作者姓名.论文集名称.城市：出版单位（社），年代：页码.（本条为论文集著录格式）7 外国作者姓名. 参考文献题目M.译者（名字），译.城市：出版单位，年代：页码.（本条为原著翻译中文的著录格式，多个译者可写为：*，*，*，等译.）外文文献著录格式参照中文的(五号Times New Romar)。注：由于网站资料权威性不确定，且目前中国期刊网和电子图书资源很丰富，故网站资料不得作为毕业论文（设计）的参考文献文献类型标志说明：普通图书 M ，会议记录C，汇编G，报纸N，期刊J，学位论文D，报告R，标准S，专利P，数据库DB，计算机程序CP。论文中图的具体要求为：主线粗于辅线(座标线)图题，小5黑(句末无标点)标值线(座标上的刻度线)一律在图的内侧图例一律在图题的上方或在图中，6宋图注一律在图题的下方，6宋标目(座标的文字说明)及图内文字，6宋图版(照片)说明在图题之下，6宋，文字一般接排，如：A.麦穗形态；B.花原基 论文中表格的具体要求为：表题：小5黑，居中(句末无标点)表内容：6宋数字一般以小数点位数对齐，数值后表示差异显著性的字母右肩上标表注：6宋，各注之间用“；”隔开附件4： 大学本科毕业论文（格式）格式（文科）（说明：本表供文科专业学生用，以下所有红色、蓝色文字仅供参考，学生在写作论文时请保留字体、字号，改写或删除掉文字，黑色文字请保留。每一页的上方(天头)和左侧(订口)分别留边25mm，下方(地脚)和右侧(切口)应分别留边20mm，装订线5 mm，页眉和页脚为0。论文题目使用黑体三号字，正文使用宋体小四号字，首行缩进2个字符，行距为单倍行距；一级标题段前段后为0.5行，正文段前段后为0，字符间距为标准。为保证打印效果，学生在打印前，请将全文字体的颜色统一设置成黑色。以上说明参阅后请自行删除，包括本文本框！）（顶头空2行）目 录（4号黑体，居中）摘要1关键词1Abstract1Key words1引言（或绪论）1一、Y（一）Y1 Y（1）Y（2）Y（3）Y2Y3Y（二）Y1 Y二、Y（略）X （正文第X章）Y致谢Y参考文献Y附录A （必要时）Y附录B （必要时）Y图1 （必要时）Y图2 （必要时）Y表1 （必要时）Y表2 （必要时）Y注：1. 目次中的内容一般列出“章”、“