电路设计的电磁辐射抑制方法

通讯产品电路设计中的电磁波辐射和辐射抗扰性问题研究通讯产品电路设计中的电磁波辐射和辐射抗扰性问题研究 1 引言引言 随着科学技术的飞速发展，作为高科技产品的代表之一通讯产品，其发展速度日 新月异，从传统的传送单纯话音的窄带业务到传送话音、数据和视频等的综合宽带业务， 对信号传输质量和传输速度的要求也越来越高，这就不可避免地给通讯产品带来了许多电 磁兼容性（EMC）问题，特别是通讯产品的电磁波辐射和辐射抗扰性问题百表现尤为突出。 通过对本公司通讯产品的电磁波辐射和辐射抗扰性问题进行详细地分析，在通讯产品 的电路设计阶段总结出一系列解决此类问题的方法，下面逐一进行详细论述。 2 差模辐射和共模辐射差模辐射和共模辐射 要想解决电路中的电磁波辐射和辐射抗扰性问题，首先应了解辐射的机理，在通讯产 品中，通常辐射的根源在其数字电路部分，而数字电路的辐射按其方式可分为差模辐射和 共模辐射。 差模辐射是由于电流流过电路中的导线环路造成的，如图 1 所示。这些环路相当于正 在工作的小天线，向空间辐射磁场。 差模辐射用小环天线产生的辐射来模拟时，设电流为，面积为的小环，在自由空IS 间为的远场，测得的电场为：r （式 1）sin)/1)(10 6 . 131 216 rSIfE 其中电场 频率E)/(mVf)(Hz 面积 电流S)( 2 mI)(A 距离 测量天线与辐射平面的夹角r)(m)( 式 1 适用于放置在自由空间且表面无反射的小环，通讯产品在进行测试时并非处于自 由空间，而是在地面上进行的，附加的地面反射会使测得的辐射增加 6dB。因此，考虑到 这一因素，式 1 必须乘上系数 2。如果对地面反射作出修正并假设为最大辐射方向，则式 I 印制板 图 1 印制板的差模辐射 辐射波 1 可改写为： （式 2）)/1)(10263 216 rSIfE 由式 2 可以看出，差模辐射与环路电流和环面积成正比，与电流频率的平方成正比。 共模辐射是由于电路中存在不希望的电压降造成的，此电压降使系统中某些部分处于 高电位的共模电压，当外部电缆与系统连接时，外部电缆在共模电压的作用下被激励，形 成辐射电场的天线，如图 2 所示。 通讯产品的共模辐射来自系统中的电缆，共模辐射可以用电压（对地电压）激励的短 （长度小于波长）单极天线来模拟。对于接地平面上长度为 的短单极天线来说，在4/l 远场处测量的电场强度幅值为：r （式 3） r fIl E sin)(104 7 式中电场 频率E)/(mVf)(Hz 电缆中的共模电流 天线长度I)(Al)(m 测试距离r)(m 如果发射在最大方向上，则式 3 可写为：)90( （式 4） r fIl E )(10 6 . 12 7 式 4 表明辐射与频率、天线长度及流经天线的共模电流的幅度成正比。 3 差模辐射和共模辐射的抑制差模辐射和共模辐射的抑制 31 差模辐射的抑制差模辐射的抑制 V共模 地线 I/O 电缆 I共模 图 2 电缆的共模辐射 由以上对差模辐射的分析可知，差模辐射的抑制可以通过减少环路电流幅度、电流频 率和减少电流环面积来实现。 而在通讯产品的电路设计中，设计方案一经确定，其电流频率和电流幅度也已基本确 定，控制差模辐射的方法就是减小电流环的面积。在实际的电路设计中，就是以此为原则 来进行差模辐射抑制的，应将信号线和相关的接地回路紧挨在一起敷设。下面详细说明电 路设计中具体采用的防差模辐射措施。 311印制板电源线的差模辐射抑制印制板电源线的差模辐射抑制 由式 2 可知，在印制电路板上电源线与接地线的环绕区域越大，其辐射的能量也越大， 所以应设法使电源线与地线所包围的环路面积最小，但在进行印制板设计时，不可能照顾 到所有的电源线环路，有的环路面积无法减小或面积的减小幅度受限制，可以采用在环路 有源器件的电源端和地端接入一个 0.1的瓷介电容，以此来缩短有源器件在电源线上引F 起的差模辐射电流的环路路径。实践证明，这样可以有效地抑制电源线的差模辐射。 在通讯电路中，采用了大量的动态 RAM 和肖特基 TTL 器件，这类器件随工作状态的 变化其电源冲击电流较大，根据“电流突变大的地方就是辐射干扰强烈的地方”的原则， 电源线就会产生强烈的辐射，因此应设法抑制电源线的辐射。具体的做法是在此类器件的 电源端与地之间并接旁路电容，经实践可并接一个 0.1的瓷介电容和 10的钽电容，从FF 而降低了电源线的阻抗，使电源冲击电流限制在很小的环路内，电路工作稳定。 为防止印制板上的高频信号耦合到电源线并对外产生高频辐射，或防止通过外界引入 带有高频干扰信号的电源线，在电源信号线靠近输入输出插座的地方接入 EMI 滤波器。 312 印制板时钟线的差模辐射抑制印制板时钟线的差模辐射抑制 在通讯产品电路中，时钟电流是第一辐射源，一个具有 2ns 上升沿的时钟信号辐射能 量的带宽可达 160MHz，其可能辐射带宽可达十倍频，即 1.6GHz。所以最关键的是减少载 有系统时钟电流的环面积，而不用对每个独立的环都进行处理。通讯产品电路的时钟频率 最高可达几千，它的全部能量都集中在由基频和谐波频率组成的窄带内，来自时钟MHz 的辐射超过任何其他部分的辐射。因而在印制板的设计中对时钟源及布线应注意以下几点： a 作为印制板上的时钟源晶振应尽量靠近被驱动的芯片，使晶振的时钟信号线尽 可能短，从而减少时钟信号线作为辐射天线的长度，进而减少了时钟的电流环面积。 对于单层板来说，所有的时钟信号线都应用地线包围，而且时钟信号线距离地线应尽 可能近，这样就减少了时钟电流的环路面积。对于多层板，时钟线应走在印制板的两个地 层之间，这样既减少了时钟电流的环路面积，又通过两层地平面形成屏蔽，防止时钟信号 线向外界产生辐射，反过来也提高了时钟信号的辐射抗扰性。 但对于长度不大于时钟带宽的短 SMT 时钟引线，应直接布线在印制板顶层（即40/ 无过孔的“微带线” ）例如，对上升时间，带宽，从nstr5 . 1MHztBW r 200)/(1 而的或。MHz200cm8 . 340/in5 . 1 b 对于外部电路引到印制板上或从印制板引到外部的时钟信号线，不要采用向多个部 件直接串行连接称为菊花式连接 ，而应该在靠近时钟信号输入输出的接插件处经斯密特 触发器等缓存器后分别向其它多个部件直接提供时钟信号。 由于从外部引来的时钟线传输距离较长，时钟信号在传输的过程中会发生延迟，当延 迟达到一定数值时，就要进行阻抗匹配以免发生终端反射使时钟信号抖动或发生过冲，造 成时钟信号畸变，影响电路的正常工作，解决的措施是在时钟信号的终端或始端加入阻抗 匹配电路来消除信号畸变，阻抗匹配方法有串联电阻、并联电阻、戴维南网络、RC 网络、 二极管阵等。另外，应注意外部时钟信号进入印制板时也要用地线包围或走在两个地平面 之间。 通过以上方法不仅降低了外部时钟信号的辐射能量，而且大大提高了外部时钟信号线 的辐射抗扰性。 c 为了限制时钟信号对印制板的引出线耦合，时钟电路应远离输入/输出引线或电路 的地方；为了减少串扰，时钟信号线不应在长距离内与信号线或数据总线并行走线。 d 时钟电路和高频电路是主要的干扰和辐射源，应尽量布设在印制板靠近中央的部 位，但是一定要远离敏感电路和低频电路。 e 时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针，这 样也可以减小时钟电流的环路面积。 313 印制电路背板的差模辐射抑制印制电路背板的差模辐射抑制 在通讯产品的数字电路系统中，除了时钟信号线的辐射以外，用来连接各功能板信号 的背板常常是主要的差模发射源，与背板相连引线的长度也是影响发射大小的因素。 背板上通常布有多种时钟线、各种信号线以及公共地回路线。当系统有工作地（模拟 地和数字地） 、保护地、-48V 地、机壳地时，应将连接微小信号不产生噪声的工作地作为 内部的地层，为系统电路提供相对较为“干净”的地回路。 背板上的时钟线是某个或几个功能印制板时钟引线的延伸，相当于加长的差模辐射发 射天线，在实际设计时应注意此类时钟信号线的辐射发射问题，在背板上时钟线等高频强 信号线和易受干扰的微弱信号线，应布在背板内部的两个地层之间，并且强弱信号线应分 属不同的内部信号层，如果必须在同一层布线，应分开在不同区域，中间应用地线隔离开。 只有一个内部地层的背板，应将时钟信号线布在靠近内部地层的元件面一侧。 不要在内部地层上布线，保证印制板内部地层尽量完整，提高地层作为屏蔽层的屏蔽 效能，这样不但可以抑制背板的差模辐射，而且也可以大大提高背板的辐射抗扰性。 314印制板信号互连电缆的差模辐射抑制印制板信号互连电缆的差模辐射抑制 印制板上的信号互连电缆也是差模辐射的一个发射源，电缆的作用是提供一条与信号 路径相邻的地回路，以减小环形区域的面积，如何端接信号回路决定着互连电缆的差模辐 射能力。 减小差模辐射能力的强弱顺序依次为同轴电缆、三芯电缆、双绞线和带状线。 同轴电缆带有良好的屏蔽层且屏蔽层两端接地，可以在高频段提供实质上的零环形区 域，这时应对屏蔽层的端接予以特别的考虑，屏蔽层端接不恰当（如辫线状） ，则会产生差 模向共模的转换，进而引起电缆的共模辐射。 三芯电缆是传输高频时钟信号的理想互连电缆，与同轴电缆相比，结构简单，价格便 宜，屏蔽性能却不相上下。 屏蔽双绞线的两根导线终端应不分开，以便其维持较小的环形区域，减少屏蔽双绞线 差模辐射。 对于带状电缆，具体传输信号时在电缆中指配多根地线，采用地-信号-地-信号-地的相 间配置方式或地-信号-信号-地-信号-信号-地的方式布线，也可以采用带有金属屏蔽层的屏 蔽带状电缆，以减小信号电流环形区域的面积。 由于光纤能够提供宽频带、短传输延迟的信号互连，并且无辐射，对相关连的电缆也 不敏感，所以使用光纤是另一种较为有效的方法，它一般应用在较大的通讯电路系统中。 315多层印制板的差模辐射抑制多层印制板的差模辐射抑制 在现在的通讯产品中，由于信号的处理日益复杂，传输速率也愈来愈快，印制板的分 层应采用多层板，多层印制板的设计旨在减少元器件及电路所产生的电磁漏泄，使得设备 正常工作时能有效抑制电路的差模辐射，特别是高速信号在多层板中的差模辐射问题应引 起足够的重视，在实际的多层印制板设计时，对其中差模辐射的抑制可按照以下方法进行。 a 通讯产品多层板分层应尽量对称分布，不应将多于两个的信号层相邻放置，最好 将内部信号层成对地对地对称放置，一种信号的所有走线都应有共同的返回地层，高速信 号的布线应安排在同一对信号层内，除非有些信号需要连线到SMT器件，我们应尽量减少外 层的信号布线。 b 如果是在一个电源层有多个电源供电，在各个电源金属线之间必须铺设地线将它 们隔开，以免导致各电源之间的AC耦合；也可以增加额外的电源层和地层，只要保证在两 个电源层之间没有成对的信号层即可。 c 多层板中数字电路和模拟电路应分开，有条件时将数字电路和模拟电路安排在不 同层内。如果一定要安排在同层；可采用开沟、加接地线条、分隔等方法补救。 d 具体电路中印制板分层应符合下述原则： 单层板 五层板：元件面信号层-地层-电源层-地层-焊接面信号层； 七层板：元件面信号层-地层-信号层-地层-电源层-地层-焊接面信号层； 九层坂：元件面信号层-地层-信号层-地层-信号层-地层-电源层-地层-焊接面信号层； 双层板 四层：元件面信号层-地层-电源层-焊接面信号层； 六层：元件面信号层-地层-信号层-电源层-地层-焊接面信号层； 八层：元件面信号层-地层-信号层-地层-电源层-信号层-地层-焊接面信号层； 十层：元件面信号层-地层-信号层-信号层-地层-电源层-信号层-信号层-地层-焊接面信 号层； 上述分层措施使电源线和信号线尽量靠近接地回路，减少了环流面积和相互之间的串 扰，从而有效地抑制印制板的差模辐射。由于地线层还形成一个有效的电磁屏蔽层，不用 的表层区域都可以大面积敷设地层。 e 在多层印制板设计中对印制线条间距和边距必须满足以下两个基本原则： 20H原则 ：所有的具有一定电压的印制板都会向空间辐射电磁能量，为减小这个效 应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H，其中H是两个印制板面 的间距。在一定频率下，两个金属板的边缘场会产生辐射；减小一块金属板的边界尺寸使 其比另一个接地板小，辐射将减小。当尺寸小10H时，辐射强度开始下降，当尺寸小20H时， 辐射强度下降70，当尺寸小100H时，辐射强度下降98。根据20H原则，按照一般典型 印制板尺寸，20H一般为3mm左右。 2W原则：当两条印制线间距比较小时，两线之间会发生电磁串扰，串音会使有关电 路功能失常。为避免发生这种干扰，应保持任何线条问距不小于二倍的印制线条宽度，即 不小于2W，W为印制线路的宽度。印制线条的宽度取决于线条阻抗的要求，太宽会减少布线 的密度，增加成本；太窄会影响传输到终端的信号的波形和强度。 3 2 共模辐射的抑制共模辐射的抑制 由式 2 和式 4 联立可得： （式 5） fS l I I CM DM 6 1048 式中和分别为产生同样大小辐射所需的差模电流和共模电流。由此可见，产 DM I CM I 生同样大小的场强所需的差模电流幅度要比共模电流的辐度高三个数量级，即几微安的共 模电流和几毫安的差模电流产生同数量的辐射发射。因而，在同样的条件下，共模辐射的 强度比差模辐射要大，所以共模辐射的抑制比差模辐射要难得多。 系统的共模辐射来自系统中的电缆，考虑到抑制无用的共模电流是控制共模辐射的关 键，实际设计电路时应采用以下几种方法： a 尽量减小地电位电压 印制板采用接地平面可以有效地减小地电位电压；采用工作地、保护地、机壳地分别 接至汇流条，并通过汇流条接入大地，也能有效地降低地电位电压。 b 电缆的屏蔽和去耦 电缆的屏蔽是一种降低共模辐射的方法，对于电缆屏蔽而言，最重要的是屏蔽层的端 接，屏蔽层的端接是指电缆屏蔽层两端往什么地方接，怎样接。 当电缆长度为信号波长的 1/4 时，在其屏蔽层上产生驻波，成为噪声发射天线。此时， 为抑制噪声发射，应采用屏蔽层两端接地。例如信号频率超过 30MHz 和长度超过 1m、高 频集肤效应严重时，若屏蔽层两端接地，则地电位差或接地环路引起的高频电流仅在屏蔽 层外表面流动，大大减小对内部芯线的感应作用，所以屏蔽电缆的屏蔽层宜采用两端接地。 屏蔽层的地应是一个无噪声的地（即这个地不会被数字逻辑噪声污染） ，对于屏蔽机箱， 这个地可以是机箱外壁；对于非屏蔽机箱，这个地可以是一块专门设置的金属板；或者是 线路板上的一块专门设计的无噪声 I/O 地，在线路板上设计 I/O 地的方法是将 I/O 接口连接 器部位的区域与线路板其它部分隔开，在这个区域建立一个独立的低电感的 I/O 地，只允 许 I/O 线上的去耦电容和电缆屏蔽层与之相联系，将这个地只通过一点与线路板其它部分 的数字地连接起来，这根连接线称为桥。这样就不会有任何逻辑地电流流过并污染无噪声 的 I/O 地，I/O 地的示意具体见图 3 所示。 电缆的屏蔽层有两种类型，一种对信号来说就是回路线，另一种屏蔽层只起到控制噪 声干扰的作用；屏蔽层的作用实际是为共模电流提供了一条低阻抗的回路。 同轴电缆的屏蔽层类型属于第一种，由于同轴电缆的屏蔽层又是信号