基于DPPC2006的数字音频功放电路的设计 毕业论文.docx

南 阳 理 工 学 院 本 科 毕 业 设 计（论文）基于dppc2006的数字音频功放电路的设计the design of digital audiopower amplifier using dppc2006学院：计算机与信息工程学院专业：通信工程学生姓名： 学号： 1106644046指导教师（职称）： 评阅教师： 完成日期：2013年5月南阳理工学院nanyang institute of technology基于dppc2006的数字音频功放电路的设计 摘要随着电子技术和数字信号处理技术的发展，音频功率放大器的发展进入了一个新时代，数字功率放大器已经在很多场合下取代了模拟功率放大器，而且关于数字功率放大器的相关技术也在得到不断改进和发展。本系统以采用直接数字放大技术(ddx)的专用数字音频信号处理放大芯片dppc2006为核心，可直接输入s/pdif同轴或光纤数字音频信号。经过内部运算，将pcm信号转化为pwm信号输送给高速vmosfet管构成的互补对称h桥电路放大，经低通滤波器输出音频信号。通过使用不同的mosfet，很容易得到80w300w的输出功率，理论上平均效率可达到90%以上，甚至后级放大管完全不需散热片。使用单片机进行灵活控制，实现静音、数字音量调节、显示等功能。关键词音频功率放大器；dppc2006；数字音频功放the design of digital audiopower amplifier using dppc2006communications engineeringzhang jingabstract: with the development of electronic technology and digital signal processing technology, audio power amplifier has come into a new era, the digital power amplifier has replaced the analog power amplifier many occasions, and the technology on digital power amplifier also has been continually improved and development.the system adopts direct digital amplification (ddx) for digital audio signal processing amplifying dppc2006 chip as the core, can be directly input s/pdif coaxial or optical digital audio signal. it can be directly input s/pdif coaxial or optical digital audio signal. after internal operations, the pcm signal into pwm signal is transmitted to a complementary symmetry h bridge circuit which is formed by the high-speed vmosfet transistor to amplified, the audio signal was outputted from low pass filter. if you use different mosfet, you can get the output between 80w to 300w easily. theoretically, the average efficiency may achieve above 90%.even the level amplifying transistor completely does not need the radiator fin. uses the scm can nimble control it, realize the silent, digital volume control, display and other functionskey words：the audio power amplifier;dppc2006 ;high efficiency目录1 引言11.1 数字功放的目的及其意义11.2 数字功放的国内外发展现状和前景21.3 设计的主要内容22 硬件电路设计32.1 dppc2006芯片外围电路的设计32.1.1 dppc2006的数字音频功放电路组成框图42.1.2 dppc2006的引脚图和功能框图52.1.3 dppc2006的概述、特点和技术指标82.1.4 dppc2006的工作原理92.2 dppc2006专用时钟电路设计122.3 单片机控制及显示电路的设计122.3.1 单片机at89s52的性能及功能特性122.3.2单片机at89s52的外围电路132.3.3单片机控制及显示电路142.4 a/d转换电路设计162.4.1 芯片cs5333的引脚图及其特点162.4.2 a/d转换电路172.5后级电路的设计182.5.1 h桥互补对称电路的设计182.5.2 低通滤波器的设计192.6电源电路的设计222.6.1 三端集成稳压器222.6.2 +24v和+5v电源的设计222.6.3 +3.3v电源的设计232.6.4 +24v电源的缓上电设计233 系统软件的设计243.1 软件设计流程图243.2 源程序的设计264数字功放的测试设计264.1典型功能框图274.2 前级信号处理电路274.3后级功率放大电路284.4电源电路30总结31参考文献32附 录33致 谢371 引言1.1 数字功放的目的及其意义近几十年来在音频领域中，a 类，b 类，ab 类音频功率放大器（额定输出功率）一直占据“统治”地位，其发展经历了这样几个过程：所用器件从电子管，晶体管到集成电路过程；电路组成从单管到推挽过程；电路形式从变压器到otl,ocl，btl形式过程。其最基本类型是模拟音频功率放大器，它的最大缺点是效率太低。a类音频功率放大器理论上的最高工作效率为50%，b类音频功率放大器理论的最高工作效率为78.5%，ab 类音频功率放大器的工作效率则介于两者之间。但是无论a 类，b类还是ab类音频功率放大器，当它们的输出功率小于额定输出功率时，效率就会明显降低，播放动态的语言、音乐时平均工作效率只有30%左右。音频功率放大器的效率低就意味着工作时有相当多的电能转化成热能，也就是说，这些类型的音频功率放大器要有足够大的散热器。因此a类，b类，ab类音频功率放大器效率低，体积大，并不是人们理想中的音频功率放大器。随着电子产品的数字化进程不断演进，音响设备(尤其是其中的关键产品功率放大器)的数字化也提上了日程。目前市场上很多功放产品都打出了“数字”的旗号，但其中有很多只是对产品进行了一些数字化处理，严格意义上只能称作数字化功放，真正的音频信号还是模拟的。数字功放是指在信号的处理过程中采用的是数字音频信号，用开关的方式放大信号。数字功放最大的特点是效率高，对电源及散热的要求大大降低。此外还有输出功率大、频响宽、体积小、信噪比高等优点1。在本设计中的数字音频功率放大器的功率器件工作在d类状态，它的工作受一高频脉宽调制信号（pem）的控制，理论上其效率可以达到100%，但其不足之出在于会产生高频干扰及噪声，但是若精心设计低通滤波器及合理的选择元器件参数，其音质噪声完全能够满足人们的需求。数字功放与传统模拟功放相比较有一些明显优势，通过近几年不断地技术改进和完善，已大量使用于各种功放产品中，它将是功放发展的一个方向。主要优势体现在：（1）整个频段内无相对相移，声场定位准确。由于采用无负反馈的放大电路、数字滤波器等处理技术，可以将输出滤波器的截止频率设计得较高，从而保证在20hz20 khz内得到平坦的幅频特性和很好的相频特性。（2）瞬态响应好。由于它不需要传统功放的静态电流消耗，所有能量几乎都是为音频输出而储备，加之无模拟放大中负反馈的制约，故具有更好的瞬态响应速度和力度，即“动力特性”好。（3）无过零失真。传统功放都存在由于对管配对及各级调整不佳产生的过零、交越失真，而数字功放的过零点与器件参数无关。（4）效率高、可靠性高、体积小。数字功放的效率通常都能做到95%以上，比甲类、乙类和甲乙类模拟功放的效率都高出很多，极低的热耗不仅大大提高了产品的可靠性，同时还能将产品体积做得很小。（5）适合于大批量工业生产。产品的一致性好，生产中无需调试，只需保证元器件正确安装即可。正因为数字d类功放具有效率高等突出优点，所以它正成为音响研究的热点，也是我们要研究它的目的所在2。1.2 数字功放的国内外发展现状和前景目前，数字技术在人类文明中发挥着越来越重要的作用，正成为生活中必不可少的部分，已广泛应用于dvd、汽车音响、家庭影院和专业音响等领域。随着人民生活水平的提高，许多人特别是音响发烧友们对音频功率放大器能否完美不失真的还原声音的要求近乎于苛刻。模拟的功率放大器经过了几十年发展，在这方面的技术已经相当成熟，可以说是达到了登峰造极的地步。环保与能量的利用率已渐渐成为人们所关注的问题，正因为这样，广大消费者对功放的效率要求越来越高。但是模拟功率放大器在这方面几乎达到了极限。另外模拟磁带播放机如录音机逐步被淘汰，数字光碟播放机如cd、vcd、dvd等已占据主流，针对这一现实数字功放应运而生。国外在数字音频功率放大器领域进行了二、三十年的研究，六十年代中期，日本研制出8bit数字音频功率放大器。1983年，m.b.sandler等学者提出d类（数字）pcm功率放大器的基本结构，主要是围绕如何将pcm信号转化为pwm信号，把信号的幅度信号用不同的脉冲宽度来表示。此后，研究的焦点是降低其时钟频率，提高音质。随着数字信号处理（dsp）技术和新型功率器件及应用的发展，开发实用化的16位数字音频功放成为可能。一个音响系统必须具备音源、功放和音箱三大部分。音源部分目前已数字化了，如cd、vcd、dvd和数字电视等。但是功放和音箱仍然是模拟统治的天下。在进入数字化、信息化的开发过程中自然想到了功放的数字化这一问题3 。国外几家公司研制的数字功放价格均在一万美元以上，远远超过了普通大众的承受能力。因此，从世界水平来看，现有功放仍然停留在模拟放大的水平上，而数字功放技术尚未大规模商业应用。国内市场也开始出现av数码功放，但所谓的数字功放实质上仅仅是指音频处理部分采用了数字处理，其功率放大器则仍然采用模拟放大，这与真正意义的数字功放相差甚远。音响产品的数字化是必然趋势。由于数字功放有很多优点，如体积小、功率大、与数字音源的无缝结合、能有效降低信号间传递干扰、实现高保真等。在数字音源已经大量普及的时代，数字功放将会取代现有的模拟功放。 1.3 设计的主要内容将音频信号通过专用处理芯片dppc2006处理，转换为pwm信号，经过专用芯片放大后，驱动由mosfet组成的h桥互补对称放大电路来达到数字功放的目的。该设计主要完成以下六个模块的电路设计：专用数字音频信号处理放大芯片dppc2006外围电路的设计；dppc2006专用时钟电路设计；单片机控制及显示电路的设计；a/d转换电路的设计；后级电路即h全桥放大电路和低通滤波电路的设计；电源电路的设计。在掌握各分立元件的基础上，分别对各模块进行设计，各模块设计完成后再综合设计。具体方案如下：同轴解码器输出的六通道数字音频信号直接送到dppc2006的d输入端口；dppc2006解码板的av/tuner电路输出模拟音频信号经过a/d转换电路转换成数字音频信号后，送到dppc2006的a输入端口。两种信号在dppc2006内部经过选择开关选择一组信号后，再对其进行音量控制、脉冲编码等数字处理后，输出六通道pwm信号给cd40106驱动电路，cd40106的输出拥有驱动末级mosfet开关桥放大电路，mosfet开关桥放大电路对pwm信号进行功率放大后，经过低通滤波器输出放大的模拟音频信号。2 硬件电路设计2.1 dppc2006芯片外围电路的设计硬件原理图见图2-1。图2-1 信号处理部分原理图2.1.1 dppc2006的数字音频功放电路组成框图本方案由前、后级构成，前级由a/d转换电路转换成为数字音频信号后，送到dppc2006的a输入端口，经dppc2006处理输入的数字信号转换成pwm波输出，后级由高速vmosfet组成的h桥互补对称放大电路及低通滤波器组成。同时用模数转换器(adc)cs5333实现对模拟信号的兼容，由单片机at89s52完成音量调节、显示、声道、静音等控制功能4。该芯片为六通道数字音频功放处理芯片，具有效率高、体积小，可靠性高，外围电路简单等特点，可实现六声道处理，每个声道可独立控制，支持32768khz采样率的数字输入，具有352.8khz或384khz的开关频率，内置输入选择开关和s/pdif解码器，可以同时接收由a/d转换得数字信号和外部输入的数字音频信号，支持44.148khz的采样率，具有110db的动态范围，总谐波失真可达0.02。整体组成框图如图2-2所示。图2-2 基于dppc2006的数字音频功放电路组成框图用s/pdif同轴光纤传送六通道数字音频信号直接送到dppc2006的d输入端口；输入的模拟信号经过a/d转换电路转换成数字音频信号后，送到dppc2006的a输入端口；两种信号经过dppc2006内部管脚andp选择开关选择一组信号。当andp为低电平时选择a输入端口；当andp为高电平时选择d输入端口。之后，用单片机at89s52发出控制信号输入dppc2006的选择控制端口。由电容和电阻组成的上电复位电路在上电瞬间给dppc2006输入一个高电平复位脉冲使芯片复位。从而使各输入信号分别被送到相应的端口处理。本方案采用按照严格的对应关系驱动一个由4个场效应管构成的h全桥互补对称放大电路，实现功率放大。通过功率放大电路后，输出六通道pwm，再通过由lc组成的二阶低通滤波器后还原出模拟音频信号，滤除高频率的电磁干扰信号和开关信号，驱动扬声器发声，每通道音量可以独立控制和调节。2.1.2 dppc2006的引脚图和功能框图（1） dppc2006的引脚排列如图2-3所示。图2-3 dppc2006的引脚排列dppc2006主要引脚介绍如下： dlrcki，alrcki：左右字时钟输入 (pin 95,90) 左右字时钟输入为输入音频数据提供字帧同步。时钟频率为输入取样频率 fs，dppc2006支持的左右字时钟频率从32khz 到768 khz。 dbcki，abcki：位时钟输入 (pin 91,96) 位时钟（串行时钟）输入为输入音频数据提供位同步。它的典型时钟频率为64倍fs。例如 48khz 取样频率时，位时钟频率为 3.072mhz；44.1khz 取样频率时，位时钟频率为2.8224mhz。 ddata12、34、56；adata12、34、56：串行数据输入 (pin 87-89, 92-94)pcm (脉冲编码调制)串行数字音频数据输入，由三对左右数据信号组成。由m0(pin 83)设置输入数据格式。a组数据和d组数据的选择由andp(pin 81)控制片内选择器来完成，andp为低电平时选择a组数据，为高电平选择d组数据。 sysck：系统时钟输入 (pin 61) 这一管脚为系统时钟输入。频率范围可以从45mhz到150mhz。为了得到最佳的性能指标，推荐：即针对cd音源，时钟频率为90.3168mhz；针对dvd音源，包括dvd内置数字功放方案，时钟频率为98.304mhz。 adck时钟输出 (pin 97) 这一管脚提供系统时钟8分频输出，可以作为系统中其他设备的时钟源，例如用于a/d转换器时钟。 音量控制 (pin 84, 85, 86) div(pin 84)：音量控制的串行数据输入。 dvck(pin 85)：音量控制数据位时钟输入，上升沿有效。 wen(pin 86)：音量控制数据载入使能，高电平有效。 在六通道音量控制码（共42位数据）输入完成后，应使div，dvck持续为低，保证数据积存器中已存数据不改变。同时wen为高电平，并且持续至少一个lrck周期时间，使得音量控制数据生效。 crh (pin 82) 系统清零端。为高电平时使dppc2006进入复位状态，关闭所有输出，并且使所有设200ns 5。 静音控制 dppc2006的第一、二通道（即输入数据ddata12或adata12）可以自动对输入数据进行检测，判别是否需要静音，并且提供第一、二通道的静音请求信号muteo1、muteo2（pin 70，71）。有静音请求时信号为高电平，否则为低电平。 dppc2006有三个静音执行管脚mute1、mute2、musr，分别控制第一、第二、第三六通道。输入高电平时，对应通道即被静音（将dppc2006的pwm输出管脚a和b置为高电平，an和bn置为低电平，将h桥mosfet关闭）。此功能也常用于保护电路当中，当检测到保护信号时，将三个静音脚设置为高电平，关闭mosfet。 （2）dppc2006的功能框图如下图2-4所示。图2-4 dppc2006内部框图图中第二至第六通道与第一通道相同。由图可见，该电路包括了一个iec-958音频数据的接收电路，这主要是为 hi-fi功放设计。该电路带有a和d两组输入数据选择电路，给各种功放产品设计带来灵活性，同时，还可以通过模式设定m0调整输入格式要求，从而使产品极少有外接元件。音量控制既可衰减也可产生数字增益，需要的话衰减和增益都可达70db以上，可使录制电平特别低的节目源得到足够提升，适合更多的听音场合。2.1.3 dppc2006的概述、特点和技术指标（1） 概述dppc2006 是一枚高品质全数字hifi六通道音频功放编码处理芯片，采用该芯片的数字功放电路均为hifi级水平，品质高、效率高、无需专门散热、体积小、高可靠。特别适合 dvd 机内置功放、汽车功放、桌面音响、计算机多媒体和各种多通道 av 功放。该芯片能直接接收cd、dvd等数字音源输出的同轴或光纤数字音频信号，全数字信号放大处理，单颗ic可以放大6个声道，前后级分开，后级采用不同的mosfet，可实现不同的输出功率.用dppc2006构成的数字功放电路简单、功能完善，其输入可以分别选择光纤和同轴的数据，也可选择cd、vcd、dvd等产品内部的data、bck和lrck格式的数据，还可支持高采样率的数据输入;没有数字信号输入的地方，外接音频a/d转换器后也可以输入dppc2006供选用，应用非常灵活。dppc2006的输出，经由一个缓冲驱动器去控制场效应管。（2）特点： 六通道全数字输入和独立脉宽编码输出 每声道音量可独立调整，124级增减可调 352.8khz 或 384khz 高效开关效率 支持 24bit 多脉宽脉冲差值编码、噪声整形、平衡电桥等专利技术 6通道数据输入，采样率支持 32khz768khz 内置 s/pdif 接收器，采样率支持44.1khz96khz 内置输入数据组选择电路 供电：+3v5.5v 封装形式：qfp100a（3）主要技术指标： 频率响应0.5db 2020000hz 动态范围95db 总谐波失真0.02% 额定功率 音响放大器输出失真度小于某一数值(r1%)的最大功率称为额定功率，表达式如（2-1）所示。（2-1）u。为负载两端的最大不失真电压，rl为额定负载阻抗。测量条件如下：信号发生器输出频率为1khz，电压ui=20mv正弦信号。功率放大器的输出端接额定负载电阻rl(代替扬声器)，输入端接ui，逐渐增大输入电压ui，直到uo的波形刚好不出现谐波失真(r1%)，此时对应的输出电压为最大输出电压。测量后应迅速减小ui，以免损坏功率放大器。频率响应放大器的电压增益相对于中音频fo (1khz)的电压增益下降3db时所对应的低音音频fl和高音音频fh称为放大器的频率响应。测量条件如下:调节音量控制器使输出电压约为最大输出电压的50%，输入端接音调控制器，使信号发生器的输出频率fi从20hz20khz (保持ui=20mv不变)测出负载电阻上对应的输出电压uo。噪声电压使输入为零时，输出负载凡上的电压称为噪声电压uso测量:使输入端对地短路，音量电位器为最大值，用示波器观察输出负载rl的电压波形，用交流电压表测量其有效值6 7。2.1.4 dppc2006的工作原理由图2-5可见，dppc2006构成的数字功放电路简单，功能完善，dppc2006的输入可以分别选择光纤和同轴的数据，也可选择cd、vcd、dvd等产品机内部的data、bck和lrck格式的数据，还可支持高采样率的数据输入；没有数据输入的地方，外接音频a/d后也可以输入dppc2006供选用8。图2-5 dppc2006构成的数字功放电路dppc2006的输出，经由一个缓冲驱动器去控制场效应管，详细电路介绍如下：以下用数字和物理模型来阐述dppc2006的工作原理。如图2-6中两个相邻采样点n和n1的样值an和an1，中间点a1、a2、a3、a4为超取样点。超取样点由数字滤波器计算产生出来，通过数字滤波器后，所有采样点包括超取样点构成的音频信号是比较平滑的。图2-6 取样曲线在信号处理系统中，首先建立一组不同脉宽的脉冲单元，它的脉宽虽各不相同，但却是固定不变的，且都是系统时钟的倍数，如果将此量化系统比喻成“天平”，那么可以将这些脉冲比喻成“天平”的一组“砝码”。现在来看dpa处理电路是如何对超取样点进行差值编码的。在图2-6中，第一个超取样点a1与前值an的差为x1，即a1anx1。得到x1后，即用前述脉冲“砝码”去度量它，仅用一个脉冲宽度，余数进行记账处理，留到下次度量，如余数为x1，紧接着要传送的第二个差值编码为a2a1x2，由于上次并未传够x1，还余有x1，故这次应传x2x1，按照同样的方法，用一个相近的脉冲去度量，余数记账，留到下次累计。可以看出，用“砝码”称量后的余数并未丢失，而是被累计在相邻的超取样点上，也就是说，如果站在音频信息的角度去看，an，a1、a2、a3an+1曲线下方的面积与原值是相等的。所不同的是曲线an，a1、a2、a3an+1上增加了以x1，x2xn幅度上下波动的噪声。噪声分量不大，频率也很高，但若不对其事先进行数字处理，就会在末级被带进音频信息中。因此，必须事先让噪声频谱全部处在音频带外。图2-7为多脉宽脉冲差值编码电路模型。图中z-1为延时一个采样周期。y1x（1z-1），就是说将输入数据x和它的上个周期之值相减就得到差值y1。在后级的多量化电路中，差值y1被送到减法器输入口，假设上一个周期多量化器剩余数为零，即正好等于某个值，此时z-10，输入口减法器就让输入信号y1直通输入，但若z-10时，剩余的比特率就在输入口与输入信号相减。这里用相减而不用相加是为了防止数字自激振荡。图2-7 多脉宽脉冲差值编码电路模型图2-7仅仅是一个原始电路模型，实际电路还应该加上噪声整形电路，若直接使用图2-7电路，那么在整个频带都将充满均匀的量化（背景）噪声。图2-8 使用了噪声整形的电路模型图2-8为使用了噪声整形的电路模型。这是一个一次噪声整形电路，在超采样频率、量化位数确定的情况下，噪声整形次数直接影响s/n值。在数字功放中采用多次噪声整形是必要的。在天奥公司的数字功放处理电路中，实际使用的是五次噪声整形技术，即将二次量化噪声的二阶微分值再进行噪声整形处理。这样，就得到了更高的信噪比9。2.2 dppc2006专用时钟电路设计由于dppc2006所采用的独特设计，使得其可以在一个很大的频率范围内正常工作。在45mhz150mhz下都能提供稳定的性能指标。但要注意的是，当系统时钟较低时，adck 也相应变低，如果此时钟是提供给其他芯片的工作时钟的话，有可能影响其他芯片的正常工作，芯片厂商推荐使用98.304mhz振荡电路，但考虑到系统的稳定性，决定在满足各项功能的前提下，适当降低主频频率。图2-9为该时钟电路采用的系统振荡电路。图2-9 系统振荡电路2.3 单片机控制及显示电路的设计2.3.1 单片机at89s52的性能及功能特性与mcs-51单片机产品兼容，8k字节在系统可编程flash存储器，1000次擦写周期，全静态操作：0hz33mhz，三级加密程序存储器，32个可编程i/o口线，两个16位定时器/计数器，八个中断源，全双工uart串行通道，低功耗空闲和掉电模式，掉电后中断可唤醒，看门狗定时器，双数据指针，掉电标识符。封装如图2-10所示。图2-10 at89s52引脚封装（pdip）at89s52是一种低功耗、高性能cmos8位微控制器，具有8k 在系统可编程flash存储器。使用atmel公司高密度非易失性存储器技术制造，与工业80c51 产品指令和引脚完全兼容。片上flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位cpu 和在系统可编程flash，使得at89s52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。at89s52具有以下标准功能： 8k字节flash，256字节ram，32 位i/o 口线，看门狗定时器，2个数据指针，两个16位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，at89s52 可降至0hz 静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，cpu停止工作，允许ram、定时器/计数器、串口、中断继续工作。掉电保护方式下，ram内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。2.3.2单片机at89s52的外围电路在at89s52芯片内部，有一个震荡器电路和时钟发生器，引脚xtal1和xtal2之间接入晶体震荡器和电容后构成内部时钟方式。大多数的单片机均采用内部时钟方式，图2-11为内部时钟方式的电路连接。图2-11 使用片内震荡器接法复位操作是使单片机的cpu以及系统各部件处于初始状态，并从这个状态开始运行。单片机在运行过程中可能会受到外界的干扰使程序陷入死循环或“跑飞”，发生这种情况时需要将单片机复位，以重新启动运行。复位操作有手动复位和上电复位，如图2-12所示：图2-12 复位电路在复位电路上电的瞬间，rc电路充电，rst引脚出现的高电平将会随着对电容c的充电过程而逐渐回落，为了保证rst引脚出现的高电平持续两个机器周期以上的时间，须合理的选择其电容的参数值，而电阻和电容参数的取值随着时钟频率的不同而变化。当程序运行过程中陷入死循环或“跑飞”时，需要使用手动复位。手动复位时，按下复位按钮，rc电路充电，rst引脚出现的高电平，随着对电容c27的充电过程而逐渐回落。合理选择电阻和电容值可以保证手动复位正常。2.3.3单片机控制及显示电路单片机控制及显示电路见图2-13图2-13 控制部分及电源电路对于主芯片的控制采用at89s52单片机，完成对芯片模式设置、通道选择、音量控制及显示等功能的操作10。因为dppc2006内部没有集成控制电路，所以对dppc2006的控制需外加控制电路，dppc2006的控制功能接口有mute（静音）、andp(通道选择)、mo(模式设定)、div/divck/wen（音量控制），使用at89s52单片机完成控制功能，如图2-14所示。图2-14 控制显示电路本设计用单片机来控制音量控制码的发送和音量值的显示，用p0口作成一个33的键盘，为了便于设计只用了3个键，音量+、音量-和静音键，其它的键用于扩展。p1口与dppc2006相连，用作发送数据和控制使用。用p2口作为数码管的段驱动码，p3口作为位驱动码，用74hc245作为段驱动，用两个pnp型的三极管作为位驱动。dppc2006独特的设计使得六个声道的每声道音量都单独可控，使用单片机的i/o口模拟spi总线发送控制字给dppc2006就可以完成任务。同时我们使用两位的数码管来显示当前音量值，设计一个键盘来完成各个功能的操作11。2.4 a/d转换电路设计2.4.1 芯片cs5333的引脚图及其特点cs5333是一种高度集成的24位96千赫音频模数转换器，它可提供运用转换技术的立体声模拟数字转换。该产品同时包括一个16针tssop包的线路电平输入端口。cs5333的设计基于调制技术，该技术可通过简单地改变主时钟的频率而达到在2千赫至100千赫之间无限调整。cs5333可在1.8至3.3伏供电电压之间正常工作。这种特性使其成为机顶盒、a/v功放接收机、dvd、卡拉ok机或任何要求在最小空间发挥最佳性能的系统的理想芯片。引脚图见图2-15。图2-15 cs5333引脚图cs5333各引脚说明：vl：数字电源，mclk：主时钟，sclk：位时钟，sdata：串行音频数据输出，va：模拟电源，gnd：地，lrck：左右字时钟，div：主时钟分频，rst：复位端，vq：静电压，ainl：左通道音频输入，ainr：右通道音输入，ref_gnd：参考地，filt+：正参考电压，tst：测试，dif：数字接口12 13 。其特点有： 24位转换 支持96千赫采样频率 98分贝动态范围 -88分贝thd+n 内置高通滤波器可消除直流偏移 线性相位数字抗混叠滤波器 适用于1.8至3.3伏供电电压 低电耗 在1.8伏下功率为11毫瓦2.4.2 a/d转换电路cs5333外围电路如图2-16所示，vl和va均接3.3v电压，c9、c10、c11、c12为滤波电容。al-in和ar-in为a/d转换器的两路音频输入，r8、r9、r14、r16为阻抗匹配电阻，c16、c17为耦合电容。图2-16 cs5333外围电路2.5后级电路的设计2.5.1 h桥互补对称电路的设计dppc2006内部能完成六个通道的信号处理，其六个通道内部结构均一致，图2-17是应用于本数字音频功放的后级放大电路中mos管构成的h全桥放大电路14。图2-17 d类功放后级电路（其中一个通道）mosfet是利用半导体表面的电场效应进行工作的，也称为表面场效应器件。由于它的栅极处于不导电状态，所以输入电阻可大为提高，提高可达1015。mosfet简称mos管，它有n沟道和p沟道两类，其中每一类又可分为增强型和耗尽型两种。所谓耗尽型就是当vgs=0时，存在导电沟道，id0；所谓增强型就是vgs=0时，没有导电沟道，即id=0。图2-18为n沟道增强型mosfet的符号及转移特性，开启电压为正的电压。图2-18 n沟道增强型mosfet的符号及转移特性图2-19为p沟道增强型mosfet的符号及转移特性，开启电压为负的电压。图2-19 p沟道增强型mosfet的符号及转移特性数字功放对vmosfet的要求是导通电阻小，开关速度快，开启电压小。经过仔细验证，考虑到现在只是作为功能验证和演示需要，没有选用大电流的mosfet管，而决定选用ir公司生产的mos对管irf640和irf9640构成双端桥式放大。该后级电路能输出8w的功率，实际使用已经完全满足设计要求，如果改用电流更大的mosfet，很容易做到80-300w的输出功率15。2.5.2 低通滤波器的设计（1）概述采用开关放大技术的数字功放工作原理与模拟功放完全不同,其开关功率级输出的高频pwm信号中包含有音频信号,pwm频率为几百千赫兹,比音频信号带宽2020khz大得多,为了从pwm开关信号中恢复出音频信号，通常采用低通滤波器 (lpf),低通滤波器频率特性如图2-20所示。图2-20 低通滤波器频率特性图 2-21与图2-22为pwm滤波前后的时域与频域分析。从图中可以看出pwm 经过低通滤波器后高频分量大大减小，音频信号得到恢复，但总会残留部分高频开关成分16。图2-21 pwm滤波前后的时域波形 图2-22 pwm滤波后的频谱分布（2） lc 低通滤波器lc低通滤波器用在功率输出，组成元件为电感 l与电容c，数字功放功率输出常采用的 lc 低通滤波器可分为二阶（一级） 、四阶 （二级） 低通滤波器，结构如图2-23、图2-24所示。图2-23 二阶低通滤波器图2-24 四阶低通滤波器四阶低通滤波器由两个二阶低通滤波器串联组成，二阶与四阶lc低通滤波器性能比较如表2-1所示。表2-1 二阶与四阶 lc低通滤波器性能比较二阶lc低通滤波器 四阶 lc 低通滤波器功率损耗低 高频响vs阻抗变化（28）+/-3db +/-6db成本低 高thd+n差别很小emi大小（3）电感和电容的计算二阶butterworth滤波器的通用转移函数为： (2-2)经变换，转移函数可变为： (2-3)通过以上两式可得出： (2-4) (2-5)本电路采用二阶lc低通滤波器，要求滤波器上限频率为20khz，在通频带内特性基本平坦。我们使用ewb仿真软件进行仿真，得到l、c的较佳参数：l2=l3=22uh,c18=0.47uf17。2.6电源电路的设计2.6.1 三端集成稳压器在本系统中用到了+24v、+5v、+3.3v的直流电源，所以需要设计电路来得到所需要的电源。在电路中主要用到单片式三端集成稳压器。集成稳压器按出线端多少和使用情况大致可分为三端固定式、二端可调式、多端可调式及单片开关式等几种。多端可调式是早期集成稳压器产品，其输出功率小，引出端多，使用不太方便，但精度高，价格便宜。二端固定式集成稳压器是将取样电阻、补偿电容、保护电路、大功率调整管等都集成在同一芯片上，使整个集成电路块只有输人、输出和公共3个引出端，使用非常方便，因此获得广泛应用。它的缺点是输出电压固定，所以必须生产各种输出电压、电流规格的系列产品，代表产晶是78xx和79xx。三端可调式集成稳压器只需外接两只电阻即可获得各种输出电压。代表产品有lm317/lm337等。常用的三端固定正电压稳压器有78xx系列，型号中的xx两位数表示输出电压的稳定值，分别为5、6、9、12、15、18、24 v。例如7812的输出电压为 12 v，7805输出电压是5 v。2.6.2 +24v和+5v电源的设计图2-25 +24v和+5v电源设计220v交流电经过变压器变到24v，经桥式整流变为脉动直流电，再经滤波和集成稳压器7824输出+24v电压。电路中接入的电容c35、c36、c37用来实现频率补偿，防止稳压器产生高频自激振荡和抑制电路引入的高频干扰。在7824和7805之间加了一个7815，先将+24v电压降为+15v，然后进入7805，稳压在+5v。若直接将+24v通过7805稳压为+5v，会造成7805压差过大，发热量迅速增加，无法正常工作。7815起到减小压差，减少后级稳压器发热的作用。2.6.3 +3.3v电源的设计+3.3v电源设计的电路图如图2-26所示图2-26 +3.3v电源的设计ams1117系列稳压器有可调版与多种固定电压版，设计用于提供1a输出电流且工作压差可低至1v。在最大输出电流时，ams1117器件的压差保证最大不超过1.3v，并随负载电流的减小而逐渐降低。ams1117的片上微调把基准电压调整到1.5%的误差以内，而且电流限制也得到了调整，以尽量减少因稳压器和电源电路超载而造成的压力。本方案+3.3v电源采用ams1117-3.3，连接电路十分简单，可以很方便地得到+3.3v电源。2.6.4 +24v电源的缓上电设计由于功率电源+24v上电初期会对p沟道场效应管造成冲击引起损坏，因此需要对+24v电源采取缓慢上电措施。如图2-27 所示，q5为低内阻p沟道场效应管。当+24v 加电瞬间，由于电容c28 两边电压不能突变，故q5的vgs电压为0，q5仍处于关断状态，随着时间延长，c28 逐步充电，vgs逐渐增大，q5被逐渐打开，最后输出电压被缓慢稳定在+24v，起到保护末级开关电路p 沟道场效应管的作用。 图2-27 +24v缓上电电路3 系统软件的设计3.1 软件设计流程图软件设计流程图见下图。对dppc2006的控制用单片机at89s52完成。完成对芯片模式设置、通道选择、音量控制及显示等功能的操作。该单片机带有isp（在系统可编程）功能，可以直接通过下载线进行在线开发，使用非常方便。单片机控制程序流程图见图3-1所示。为了设计简单，只用了三个按键，分别为音量加、音量减和静音键。并且设计的六个声道的音量发送同一个数据，使得六个声道的音量一起调整，若需灵活调整，只需将程序作出相应的调整。程序开始时，先初始化，定义各个i/o口和存储单元的名称，并将p1口送初始值，显示当前音量。再扫描键盘，当有键按下时，判断是哪个键，然后去执行相应的程序，再发送音量控制码，调用显示程序显示当前音量值。若没有键按下，直接显示当前音量值。图3-1 软件程序流程图3.2 源程序的设计主程序是用单片机进行功能控制，用存储的键值来判断是哪一个键按下，然后转向相应的处理程序。用存储键值的方法来来消除重键。键盘子程序用单片机的p0作成一个3*3的键盘，其中p0.0-p0.2作为行线输入，p0.3-p0.5作为列线输出，本设计为了设计简便，只用了其中3个键，其他的用于扩展用。p0.3-p0.5先输出低电平，然后检查p0.0-p0.2的状态，若为低电平则说明有键按下，再储存键值。显示子程序首先在数据存储单元将数据取出，再将十位和个位分离，分别存储。然后用两个数码管分别显示两位数。声音控制发送子程序，本程序用单片机去控制dppc2006的输入引脚div、dvck及wen。div为音量控制数据输入端，dvck为音量控制数据位时钟，wen为音量控制载入使能。本程序利用p1.1接dvck来产生位时钟20。4 数字功放的测试方案设计dppc2006数字音频功率放大器处理芯片应用到dvd内置功率放大器中，能够充分体现全数字功率放大器高效率、低成本、易生产、适用于多种功率范围的优点。该功放利用630w(8)dvd内置功放来完成测试方案的设计。4.1 典型功能框图该方案在8负载下每通道功率输出可达30w，典型应用功能框图如图4-1所示。图4-1 dvd内置功放功能框图dvd解码板将解码后的六通道数字音频信号直接送到dppc2006的d输入端口；解码板的av/tuner电路输出模拟音频信号经过a/d转换电路转换成为数字音频信号后，送到dppc2006的a输入端口。两种信号在dppc2006内部经过选择开关选择一组信号后，再对其进行音量控制、脉冲编码等数字处理后，输出六通道pwm信号送给cd40106驱动电路，cd40106输出用于驱动末级mosfet开关桥放大电路，mosfet开关桥放大电路对pwm信号进行功率放大后，经过低通滤波输出放大的模拟音频信号。该功放电路具有可靠的保护功能，能有效避免输出短路、输出功率过大等原因造成功放损坏。4.2 前级信号处理电路如图4-2所示为该方案信号处理部分的参考原理图。图4-2 630w（8）方案信号处理部分原理图dppc2006的电源电压为+3.3v，在上电瞬间，由c66和r32组成的上电复位电路给dppc2006输入一个高电平复位脉冲使芯片复位。u4、l25、c63、c64组成一个90mhz时钟lc震荡电路，产生90mhz的时钟送入dppc2006的时钟输入端sysck。该电路中的u4必须采用高速率的74ahc04，否则可能造成电路不能正常工作。同时输出串联电阻降低90mhz时钟干扰。由解码板送来的数字音频信号datain1、2、3，lrck，bck分别送入dppc2006的d输入端口ddata12、ddata34、ddata56，dlrcki，dbcki。由解码板送来的模拟音频信号al-in、ar-in由cs5330组成的a/d转换电路转换为数字信号送入dppc2006的a输入端口data12、adata34、adata56，alrcki，abcki。dppc2006的adck端口为sysck端输入时钟的8分频时钟输出端，由它向cs5330提供系统时钟。cs5330可由cs5333等其他a/d转换器替代。dppc2006的andp为a输入和d输入的选择控制端口，它由解码板mcu发出的信号控制。mute1、mute2、musr静音控制端口由解码板mcu根据具体要求发出静音控制。同时解码板mcu发出音量控制信号dvck、div、wen，使六通道输出音量根据要求变化。4.3