集成电路版图基础知识练习

1、一、 填空1. ls (填写参数)命令用于显示隐藏文件。（-a）2. 进入当前目录的父目录的命令为 (%cd .)3. 查看当前工作目录的命令为： （%pwd）4. 目录/home/www/uuu已建立，当前工作目录为/home/www，采用绝对路径进入/home/www/uuu的命令为： （%cd /home/www/uuu）5. 假设对letter文件有操作权限，命令%chmod a+rw letter会产生什么结果：（对所有的用户增加读写权限。）6. 显示当前时间的命令为： （%date）7. 打开系统管理窗口的命令为： （%admintool）8. 与IP地址为0

2、的主机建立FTP连接的命令为： （%ftp 0 or %ftp %open 0）9. 建立FTP连接后，接收单个文件的命令为： （%get ）10. 建立FTP连接后，发送多个文件的命令为： （%mput ）11. 有一种称为0.13um 2P5M CMOS单井工艺, 它的特征线宽为_，互连层共有_层，其电路类型为_。0.13um 7 CMOS12. 请根据实际的制造过程排列如下各选项的顺序：a.生成多晶硅b.确定井的位置和大小c.定义扩散区，生成源漏区d.确定有源区的位置和大小e.确定过孔位置正确的顺序为：_ _。bdace13. 集成电路中的电阻

3、主要有_, _, _三种。井电阻，扩散电阻，多晶电阻14. 为方便版图绘制，通常将Contact独立做成一个单元，并以实例的方式调用。若该Contact单元称为P型Contact，由4个层次构成，则该四个层次分别为：_，_, _, _. active, P+ diffusion, contact, metal.15. CMOS工艺中，之所以要将衬底或井接到电源或地上，是因为_。报证PN结反偏，使MOS器件能够正常工作。16. 版图验证主要包括三方面：_，_，_; 完成该功能的Cadence工具主要有（列举出两个）：_，_。DRC, LVS, ERC, Diva, Dracula17. 造成版图

4、不匹配的因数主要来自两个方面：一是制造工艺引起的，另一个是_;后者又可以进一步细分为两个方面：_，_。片上环境波动，温度波动，电压波动。18. DRC包括几种常见的类型，如最大面积（Maximum Dimension），最小延伸（Minimum Extension），此外还有_，_，_。最小间距，最小宽度，最小包围（Minimum Enclosure）。19. 减少天线效应的三种方法有：_，_，_。插入二极管，插入缓冲器，Jumper (或者，通过不同的金属层绕线)。20. 由于EDA工具的不统一，出现了各种不同的文件格式，如LEF, DEF等，业界公认的Tape out的文件格式为 _，它不

5、可以通过文本编辑器查看，因为它是_（文件类型）。GDSII， 流文件。21. 根据的冯.诺依曼的“101页报告”，计算机的五大部件是：输入装置、_、_、_、输出装置。逻辑部件、运算部件、存储器22. 流水线中可能存在三种冲突，它们是：_、_、_，从而造成流水线停顿，使流水线无法达到最高性能。资源冲突、数据冲突、控制冲突23. 写出JK触发器的特性方程：_。（ ）24. 随着1000M网卡等高速设备的出现，传统的PCI总线无法满足PC系统的数据传输需求，INTEL于2001年提出了第三代局部总线技术_。3GIO 或 PCIExpress25. AMBA是为了设计高性能的嵌入式微控制器系统而推出的

6、片上通信标准，它包括ASB、_、_等三套总线。AHB、APB26. SoC的设计基于IP Core的复用，IP Core包括三种：_、_、_。 软核、固核、硬核27. RISC CPU的三大特点是：_、_、_。ALU的数据源自Register、只用LD/ST指令可以访问MEMORY、指令定长28. ARM处理器包含两种指令集：_、_。Arm指令、thumb指令29. MCS80C51是CISC CPU，属于哈佛结构，arm属于_CPU。RISC30. Arm7TDMI中，T代表_、D代表_、M代表_、I代表_。Thumbm、debug、multiplier、ise31. 固体分为 晶体 和 非

7、晶体 两大类。32. 半导体材料中锗和硅属于 金刚石 结构，砷化镓属于 闪锌矿 结构。33. 施主杂质电离后成为不可移动的带正电的施主离子，同时向导带提供电子，使半导体成为电子导电的n型半导体。受主杂离后成为不可移动的带负电的受主离子，同时向价带提供空穴使半导体成为空穴导电的p型半导体。34. 晶体中电子的能量状态是量子化的。电子在各状态上的分布遵守费米分布规律。35. 电子在热运动时不断受到晶格振动和杂质的散射作用，因而不断地改变运动方向。半导体中的主要散射机构是电离杂质散射和晶格振动散射。36. pn结有电容效应，分为势垒电容和扩散电容。37. 在放大模式偏置下，双极型晶体管的EB结 正向

8、偏置，CB结反向偏置。38. CMOS的英文全称是 Complementary Metal Oxide Semiconductor。39. MOS场效应晶体管分为四种基本类型：N沟增强型、N沟耗尽型、P沟增强型、P沟耗尽型。40. 衬底偏置电压会影响MOS器件的阈值电压，反向偏置电压增大，则MOS器件的阈值电压也随之增大，这种效应称为体效应。41. 用Cadence 软件设计集成电路版图的输出数据的格式是（GDSII 格式）。42. 在nwell 上画pmos器件时需要在nwell上加（n+接触孔），并用金属线把这个（n+接触孔）与nwell内的（最高）电位相连接。43. 在P型衬底上画nmo

9、s器件时需要在P型衬底上加（p+接触孔），并用金属线把这个（p+接触孔）与P型衬底内的（最低）电位相连接。44. 建立一个新的layout library时需要(Compile a new techfile)，或者(Attached to an existing techfile ), 或（Dont need a techfile ）。45. 在layout 编辑命令中，Hierachy 命令一栏下，有两个相反的操作命令他们分别是 make cell 和（ flatten）。46. 用DRACULA 做layout 的LVS检查时，首先要把schematic转成CDL 的netlist, 并对

10、这个netlist做（LOGLVS）。47. 用DRACULA做layout 的DRC检查时，先要运行PDRACULA命令，然后再执行( )文件。48. 用DRACULA做layout 的LVS检查时，先要运行PDRACULA命令，然后再执行( )文件。49. 用DRACULA 做layout 的DRC检查后，修改完所有错误的标志是用vi命令在后缀名为（sum）的文件里看到ERRORS WINDOW SIZE 是（0 ）。50. 用DRACULA 做layout 的LVS检查后，修改完所有错误的标志是用vi命令在名为（lvspr.lvs）的文件里看到unma

11、tching devices 是（0 ），以及没有（size error ）的描述。51. 集成电路产业包括：IC设计、IC制造 、IC封装、IC测试。52. 现代主流的集成电路加工技术为CMOS工艺，即最基本的器件是由PMOS和NMOS组成。53. PMOS是在N阱上形成P型沟道的MOSFET晶体管。54. 对于CMOS集成电路，通常器件间的电性绝缘采用介质绝缘的方式，如LOCOS（局部场氧隔离）或STI（浅沟道隔离）。55. 集成电路制造与集成电路设计相关纽带是光刻掩膜版。56. 集成电路制造工艺技术主要包括：热工艺、离子注入、光刻、清洗与刻蚀、金属化、表面平坦化。57. 集成电路制造中最

12、为重要的工序是光刻。58. 现在，主流的掺杂技术是离子注入。59. 光刻的图形曝光方式有：接触式曝光、接近式曝光和投影式曝光。60. 集成电路金属薄膜的沉积通常采用溅射物理气相沉积。二、 判断1. 标准Solaris操作系统中，普通用户只能在自己的宿主目录下创建新的目录。2. Solaris是SUN公司推出的在工作站上运行的操作系统。3. Solaris系统只支持单用户。4. Solaris是多进程、多任务的分时操作系统。5. %ls l 命令是连续列出文件的名称。6. %echo 命令是将用户在该命令之后放置的任何命令行复制到屏幕上。7. %id 是显示用户正在使用的计算机名称。hostna

13、me8. FTP是本地或者远程主机之间传输文件的工具。9. vi是文本编辑器。10. vi命令方式下，字母I是打开新行命令。11. 过孔上往往有较大的寄生电阻，因此为了减少因此产生的IR Drop，单个过孔的面积应该尽可能的大。12. Bi-CMOS工艺就是用标准的Bipolar工艺来制造MOS器件。 13. 对于N型衬底的单井CMOS工艺，NMOS的衬底应该接到高电位上。14. 尽管版图中各个层次大致对应于相应的工艺步骤，但划版图时，各个层次划的先后顺序是无关紧要的，它不会影响芯片最后的制造。15. 在采用标准单元镜像的布图中，绕线是通过绕线通道（Routing Channel）进行的。 1

14、6. 因为有逻辑综合的存在，所以数字设计才能够脱离底层的物理器件，用HDL来设计。17. 设计规则的出现实际上是为了寻求一种芯片良率和芯片面积的权衡。18. 并不是所有LVS的错误都会造成版图功能上的错误。19. 通过各种匹配措施，在版图上能够精确的划出一个125欧的扩散电阻。 20. 用保护环（Guarding Ring）可以在一定程度上防止Latch up效应的出现，比如说，在P沟道的MOS管上用P+的环。21. 半导体内总的正电荷和总的负电荷必须相等，整个半导体是电中性的。（正确）22. pn结平衡时，势垒区(即空间电荷区)内电子(或空穴)的扩散和漂移相抵消，整个pn结出现统一的费米能级

15、。（正确）23. pn结反向偏置时，外加电压在势垒区产生的电场和自建电场的方向是一致的，加强了势垒区的电场。导致势垒降低，势垒区宽度变小。（错误）24. 结型晶体管是电流放大型器件。（正确）25. 齐纳二极管是利用二极管的雪崩击穿机理。（错误）26. 双极型晶体管的工作区域可分为：饱和区、正向工作区、反向工作区和截止区。（正确）27. 改变氧化层厚度可以控制阈值电压。（正确）28. 正向电压加到理想MOS二极管上时，能带向上弯曲，多数载流子积累。（错误）29. MOS器件工作在亚阈值区，对于漏电流起决定作用的是扩散而不是漂移。（正确）30. 10、器件电容决定MOS晶体管的动态特性，门电容和源

16、漏结电容是主要的确定因素。（正确）31.做DRC检查需要GDSII文件和DRC命令文件两个基本文件？ 对32做LVS检查需要GDSII 文件，网表文件（netlist）, 和LVS命令文件这三个基本文件。 对33、在Virtuoso layout的快捷键命令中，f 是fit 整个layout 画面的意思，那么 r 是代表清除尺子的意思。错34、在Virtuoso layout的快捷键命令中，f 是fit 整个layout 画面的意思，那么 m 是移动一个图形的意思。对35、在Virtuoso layout的快捷键命令中，f 是fit 整个layout 画面的意思，那么 k 是是copy 一个图

17、形的意思。错36、在运行PDRACULA 检查DRC时，软件告诉我要运行的STAGE 的数字如果大于或不等于运行 文件是得STAGE 的数字，这说明我的错改少了。错37、在运行PDRACULA 检查LVS时，软件告诉我要运行的STAGE 的数字如果等于大于或不等于运行 文件是得STAGE 的数字，这说明我的错改少了。错38、建立一个新的layout cell view时不一定需要重建一个新的library，有时只需要在一个已有的library中再开一个新的cellview 就可以了。（对）39、在集成电路版图设计中，器件之间的联接是通过引线孔和金属层联接的，

18、如有源区的引出，多晶硅电阻的联接。（对） 40、用EDA软件(如Cadence)画集成电路版图，不需要建立层次和单元，只需用Create rectangle命令一个器件一器件的画，相同的器件用copy 命令copy一下就可以了。（错）41、集成电路制造需要在告别净化环境下进行，而光刻区对净化级别要求最高，如普通制造环境为1000级，则光刻区的净化环境则为10000级。（错，光刻区数量级应小于普通环境，如获至宝100级）42、集成电路制造需要在告别净化环境下进行，通常净化室内气压应高于净化室外气压。（对）。43、PMOS是在N 阱上形成P沟道的MOSFET晶体管。（对）44、NMOS是在N阱上形

19、成P沟道的MOSFET晶体管。（错，应是P阱，N沟道）45、NMOS源漏城需进行N+型掺杂；（对）46、集成电路制造与集成电路设计相关纽带是光刻掩膜版。（对）47、离子注入是集成电路制造中最为重要的工序。（错，应是光刻）48、在现代集成电路加工技术中，主流的掺杂技术是扩散掺杂。（错，应为离子注入）49、先进集成电路加工中，主要采用投影式光刻曝光技术。（对）50、通常湿法刻蚀的刻蚀轮廓比干法刻蚀好。（错，相反）三、 选择1. 选择描述正确的语句：（A）AUNIX是著名的多用户、多进程、多任务的分时操作系统。BUNIX是著名的单用户、多进程、多任务的分时操作系统。CUNIX是著名的多用户、单进程、

20、多任务的分时操作系统。DUNIX是著名的多用户、多进程、单任务的分时操作系统。2. 当执行下列操作时，可以得到什么信息？（A）who A当前用户的登录标识。B显示主计算机名称。C显示用户的系统标识。D显示当前目录。3. 采用下列命令更改文件权限，更改后的文件权限为：(C)%chmod 700 file1Arw-r-r-Brwxr-Crwx-D-rwxrwx4. 帮助命令为：(A)AmanBmoreCmvDmen5. 以文件名形式查找文件的命令参数为：(A)A-nameB-sizeC-atimeD-mount6. 通配符用于匹配多个字符，12345可以和下列那个选项匹配：(A)A1B12C123

21、D123457. 退到根目录的命令为：(B)A%cd .B%cd /C%cd D%cd .8. 采用cp命令进行文件拷贝过程中，使用什么参数可以提示拷贝的目的目录有相同文件名的文件存在？(B)A-aB-iC-rD-b9. Solaris操作系统中，普通用户能在 创建新的目录。(D)A别的用户的宿主目录下B任何目录下C同一组中所有用户的宿主目录下D自己的宿主目录下10. 假设对文件file有操作权限，使file对所有人开放写权限的命令为。(A)A%chmod a+w fileB%chmod u+w fileC%chmod a+r fileD%chmod u+r file11. 在一个一般的制程中

22、，下列材料集成电阻，方块电阻（Sheet Resistance）最大的是 (B.)A. 扩散电阻 B.井电阻C.多晶硅电阻 D. 铝层连线电阻12. 一个标准单元库可包括如下信息：（A、B、C、D）A.时序信息B.逻辑功能信息 C.功耗信息 D. 面积信息13. 下列关于标准单元说法正确的是：（C D）A. 标准单元只能采用单层金属连线，但该层可以是所给金属层次中的任意一层。B. 标准单元的高度和宽度都是固定的。C. 标准单元中必须包含电源线。D. 标准单元中的输入输出引脚要放在网格上，以便于自动绕线。14. 在ICFB中完成一个完整的集成电路版图绘制，下列哪些文件是必需的 (ABCD)A.

23、Technology 文件 B. DRC 文件 C. LVS 文件 D. Display 文件15. 标准单元中关于Half Grid Spacing的说法正确的有 （ABC）A. 它为了保证标准单元在构成芯片以后，其内部各引脚仍在芯片的网格上。B. 它在不违反引脚网格约束的前提下，减少了无谓的面积损耗。C. 它是指标准单元内部信号连线与单元边界（Cell Boundary）的距离为半个网格间距。D. 由于标准单元中的引脚应放在网格上，Half Grid Spacing违背了这一规定。 16. 一般地，在同一个制程中，下列集成电容，单位面积电容最小的是 （A）A. Metal 1-to-Met

24、al 2 B. Metal 1-to-Poly 2 C. Poly 1-to-bulk D Poly 2-to- Poly117. 在ICFB启动时，它会按一定的顺序搜索并加载CDS.lib文件，关于这一操作下列说法正确的是 （B C）A. ICFB首先搜索其安装目录下面的CDS.lib文件，并始终加载该文件。B. ICFB 首先搜索当前目录下的CDS.lib文件，若发现该文件存在，则加载该文件。C. ICFB 首先搜索当前目录下的CDS.lib文件，若发现该文件不存在，则搜索用户目录，查看是否有该文件，若有则加载它。D. ICFB 首先搜索当前目录下的CDS.lib文件，若发现该文件不存在，

25、则加载安装目录下面的CDS.lib文件。18. 下列由制程引起的版图不匹配有 （A B C）A. 扩散的不一致性 B. 注入的不一致性 C. CMP引起的非理想平面 D.温度梯度19. 下列方法中，用于版图匹配的有 （A B）A. 器件相邻放置 B. 器件同方向放置 C. 在器件周围加金属线 D. 在器件周围加保护环20. 下列关于DRC文件说明正确的是（B D）A. DRC文件是用来说明设计规则的文件。B. DRC 文件中定义了各个层之间的逻辑操作，关系操作等。C. DRC 的工作原理是统一的，因此一个DRC文件可以用于各种不同的DRC工具。D. DRC 文件是使用来指导工具对版图进行设计规

26、则检查的脚本文件。21. 关于Stick Diagram，下列说法正确的是 （C）A. Stick Diagram 包括了所有版图的信息。B. Stick Diagram 的信息是不完整的，因此它对于版图没有任何帮助。C. Stick Diagram 是版图的抽象表示，它可以帮助高效的画出版图。D. Stick Diagram 没有层次的概念。22. 关于 LVS, 下列说法正确的是 （B C）A. LVS出现错误说明原先版图上必定有逻辑连接错误。B. 可以通过一些开关控制某些LVS错误的出现和消除。C. 和DRC一样，LVS对版图中的各个层进行操作，但它可以把其中的器件抽取出来。D. LVS

27、永远把金属连线作为理想连线来对待，所以，LVS不可能辨认出用金属构建的电阻。23. 关于Cross Talk, 下列说法正确的是 （B C）A. 电路的输出端不能浮空，否则Cross Talk可能会引起电路的误操作。B. Cross Talk是由于连线之间存在耦合电容引起的。C. 在两条敏感连线之间加入一条接地金属线，可以减少CrossTalk的影响。D. 一般来说，连线上信号的频率越高，Cross Talk影响就越小。24. 下列工具列表中，综合工具为 （A），布局布线工具 （F）A Design Compiler B. Allegro C. Virtuoso D. Dracula F. S

28、oC Encounter 25. 关于高宽长比MOS管的版图，下列说法正确的是 (A B C D)A. 高宽长比MOS管通常采用Multi-finger的方式绘制。B. 高宽长比MOS管采用Multi-finger后其源/漏极的面积会减少。C. 高宽长比MOS管可以通过若干个小MOS管的并联形式绘制。D. 高宽长比MOS管采用Multi-finger后其栅极电阻会减小。26. 下列关于Latch up效应说法不正确的是（D）A. 衬底耦合噪声是造成Latch up问题的原因之一。B. Latch up效应在电路上可以解释为CMOS集成电路中寄生三极管构成的正反馈电路。C. Latch up效应

29、与两个寄生三极管的放大系数有关。D. Latch up效应与井和衬底的参杂浓度无关。27. 下列关于保护环说法正确的是（A B C）A. 保护环的目的是给衬底或井提供均匀的偏置电压。B. 保护环可以接在VDD或GND上。C. 保护环可以减少衬底耦合噪声对敏感电路的影响。D. 保护环无助于Latch up效应的避免。28. 下列哪些属于ERC错误的有（A C D）A.浮动衬底B P衬底接到GND上C.N井接到GND上D. 电路短路29. 关于集成电路中的无源器件说法正确的是（A B D）A. 集成电路无法高效的实现高值无源器件。B. 要精确实现某一特定阻值的电阻几乎是不可能的。C. 由于制造工艺

30、上的偏差，无源器件的比例容差（Ratio Tolerance）也必定很大。D. 尽管存在制造工艺上的偏差，但是无源器件的比例容差（Ratio Tolerance）可以控制在很小的范围内。30. 在一个DRC文件中有如下命令：(metal1 = (geomOr “metal1”).(ngate = (geomAnd ndiff poly1).(drc (metal1 width 0.3 ) 则下列说法正确的是（A D）A.该DRC文件是为Diva写的B.metal1层上，最小间距为0.3umC.ngate标识某一个MOS管的栅极。D.如果某一条metal1金属线的宽度为0.2um，则DRC会报错

31、31. 在VLIW(Very Long Instruction Word)结构的CPU中，最有效的软件优化方法是_。BA. 循环展开； B. 软件流水；C. 乱序执行；D. 数据打包。32. 下面是一段MIPS指令，完成内存中取数、相加、和存储的操作：L.D F0, 0(R1) (1) F00(R1)ADD.D F4, F0, F2 (2) F4F0 + F2S.D F4, 0(R1) (3) F4 0(R1)指令（1）和指令（3）之间存在_；指令（1）与指令（2）之间可能会产生_。CA. 名字相关；写读冲突；B. 名字相关；读写冲突；C. 数据相关；写读冲突；D. 数据相关；读写冲突。33.

32、 控制相关是程序中普遍存在的现象，单独由静态的软件方法不能很好的解决控制相关，_能够为编译器提供很有效的硬件支持，将控制相关转换为数据相关。C1. 路径调度；2. 超级块调度；3. 条件指令；4. 全局指令调度。41. 下列哪个处理器不属于VLIW结构_。DATI公司的TMS320C6201；Bphilips公司的TriMedia；Cequator公司的BSP-15；Dintel公司的pentium。42. 1965年，Gordon Moore提出了著名的摩尔定律，指出：每三年晶体管的集成数目就会翻_ 番。BA1；B2； C3； D4。43. 冯.诺依曼结构:也称_结构，是一种将程序指令存储器

33、和数据存储器_的存储器结构。AA普林斯顿，合并；B普林斯顿，分离；C哈佛，合并；D哈佛，分离；44. 下列存储器中，_是NonVolatile（非易失）存储器。CASRAM；BDRAM； CFLASH； DSBSRAM。45. DDR-SDRAM，SDR-SDRAM的主要区别是DDR-SDRAM_。CA上升沿触发；B下降沿出发； C双沿触发； D低电平触发。46. PCI总线是_。AA同步并行总线；B异步并行总线； C同步串行总线； D异步串行总线。47. 为了满足高性能的应用，应当选择_总线作为片上系统总线。BAI2C；BAHB； CPCI； DASB。41. 施主杂质和受主杂质之间有相互抵

34、消作用，通常称为 B 。A、杂质电离B、杂质补偿C、载流子复合D、载流子迁移42. 通常把服从费米分布的半导体称为 A 。A、简并半导体B、非简并半导体 C、杂质半导体D、化合物半导体43. pn结正向偏置时，外加电场削弱势垒区内自建电场，因而势垒区内扩散占优势使p区和n区有少子注入，形成正向 C 。A、复合电流B、漂移电流C、扩散电流D、漏电流44. 双极型晶体管有 A 。A、 二个pn结。 B、一个pn结。 C、三个pn结。 D、没有pn结。45. 耗尽型NMOS晶体管的阈值电压 D 。A、大于零B、等于零。C、大于0.7VD、小于零46. 当有一反向偏置电压加在衬底和源之间时，耗尽区加宽

35、，使得阈值电压 A 。A、增大B、减小C、不变D、先增大后减小47. 在短沟道MOS器件中，当器件工作在饱和区，源漏电压升高，会使源漏电流 A 。A、增大B、减小C、不变D、先减小后增大48. 当NMOS器件工作在饱和区时，沟道出于 D 状态。A、积累B、耗尽C、导通D、夹断49. NMOS器件的衬底是 B 型半导体。A、N型B、P型C、本征型D、耗尽型50. N型半导体材料的迁移率比P型半导体材料的迁移率 C 。A、相等B、小C、大51. 上图中淡黄色为contact layer, 淡紫色为poly1 layer , 蓝色为active layer, 淡蓝色为 nimplant layer,

36、 请问这是什么样的CMOS器件？ (A) A. 是串联的nmos管 B 是并联的nmos管 C. 是串联的pmos管 D. 是并联的pmos管52 上图中淡黄色为contact layer, 淡紫色为poly1 layer , 蓝色为active layer, 淡蓝色为 nimplant layer, 淡绿色为metal1 layer 请问这是什么样的CMOS器件？ (B) A. 是串联的nmos管 B 是并联的nmos管 C. 是串联的pmos管 D. 是并联的pmos管53、 DRACULA 做layout 的DRC检查后，应该用vi命令打开那个文件来看错误信息？（C） A 后缀名为drc

37、的文件。 B 后缀名为lvs 的文件。 C 后缀名为sum的文件。 D 后缀名为com的文件。54、 DRACULA 做layout 的LVS检查后，应该用vi命令打开那个文件来看错误信息？。（B） A 后缀名为drc的文件。 B 后缀名为lvs 的文件。 C 后缀名为sum的文件。 D 后缀名为com的文件。55、在layout中给金属线加线名标注，即用lable按schematic的Pin的要求对所要标注的金属线进行说明，通常对metal1层加Pin的标注是用下列层次中的哪一层？（B） A metel1 layer B mt1txt layer C metal2 layer D mt2tx

38、t layer56、在layout中给金属线加线名标注，即用lable按schematic的Pin的要求对所要标注的金属线进行说明，通常对metal2层加Pin的标注是用下列层次中的哪一层？（D） A metel1 layer B mt1txt layer C metal2 layer D mt2txt layer 57、在集成电路版图设计中，contact 层通常是用来做第一层金属层和下列那些层次的通孔层的？（答案不止一个）（B C ） A metal2 B active C poly1 D nwell58、在集成电路版图设计中，via1 层通常是用来做第一层金属层和下列那些层次的通孔层的？

39、（A ） A metal2 B active C poly1 D nwell59、在集成电路版图设计中，CMOS器件中的gate这一层通常是通过contact和那一层金属联接的（B ） A metal1 B metal260、在集成电路版图设计中，如果想插入一个器件或单元，请问用哪个快捷键？（C）A aB cC iD k61、在集成电路版图设计中，如果想把画过的尺子清除掉，请问用哪个快捷键？（D）A aB kC iD shift k62、 Cadence Virtuoso中要用一个technology file 建立一个新的layout library时，除了要给一个新的library nam

40、e ,还需要选择下列那些步骤？(A)A Compile a new techfile。B Attached to an existing techfile。C Dont need a techfile。63、 Cadence Virtuoso中要建立一个新的layout library，并把它附属于一个已经存在的library时，除了要给一个新的library name ,还需要选择下列那些步骤？(B)A Compile a new techfile。B Attached to an existing techfile。C Dont need a techfile。64、Cadence 软件中

41、可以对一个一个已经存在的library，进行哪些有关technology file n的操作？(A,BC)A 重新load一个techfile。B 从这个library里dump出一个techfile。C 把这个library attche 到另外一个library上去。 65、在设计Standard cell 和6T SRAM的基本单元时，我们都要遵守Half Design Rule, 这个Half Design Rule 通常指什么？( A)A half spacingB half widthC half grid 66、在设计Standard cell 和6T SRAM的基本单元时，我们

42、通常都要用prboundry layer 或者marker layer画一个矩形，覆盖上这个单元里的所有器件，这一层的物理作用是什么？( A)A 没什么物理意义，它只是在做单元拼接的时候起一个标记作用。B 做联接层。C 可以当nwell 层用。 67、设计analog layout 时，要考虑的问题比作digital layout 多，它通常表现在下列那几个方面？( B, C, D)A 面积要小B 寄生效应( parasitics)C 对称 （matching）D 噪声问题（noise issues）68、做集成电路的多晶硅电阻设计时，要计算每个电阻的阻值，那么电阻的长度是怎样计算的？（C）A

43、 整个多晶硅的长度B 多晶硅中两个引线孔中心点的距离C 多晶硅中两个引线孔内侧的距离D 多晶硅中两个引线孔外侧的距离69、在做集成电路的多晶硅电容设计时，要计算每个电容的容值，那么电容的面积大小是怎样计算的？（C）A 第一层多晶硅的面积B 第二层多晶硅的面积C 二层多晶硅重叠后的面积 70、在做DRACULA 检查（ DRC 或LVS）时，通常要用Vi 编辑命令修改DRC命令文件或LVS命令文件，一般我们只修改那两行？ （B ，C）A outdisk （错误输出信息的gds文件名）B indisk ( 重新做过StreamOut 的gds文件名)C Primary （top cell name

44、 ）71、在集成电路加工制造中，通常所指前道工艺为：（A）A、集成电路制造（晶圆加工）； B、集成电路封装；C、集成电路测试；D、集成电路设计72、NMOS是在 阱形成的 沟道的MOSFET晶体管。（B）A、P阱，P沟； B、P阱、N沟； C、N阱、N沟； D、N阱、P沟。73、NMOS源漏的掺杂类型分别为：（C）A、P+、P+； B、 P+，N+； C、N+，N+； D、 N+，P+74、在较先进的集成电路制造工艺中，通常采 来实现掺杂。（B）A、刻蚀； B、离子注入； C、光刻； D、金属化。75、现代集成电路制造工艺中，主流掺杂技术为：（D）A、扩散； B、化学机械抛光； C、刻蚀； D

45、、离子注入。76、集成电路生产中，金属薄膜的沉积通常采用：（A）A、溅射物理气相沉积； B、蒸发物理气相沉积； C、等离子增强化学气相沉积；D、低压化学气相沉积77、在集成电路多层布线中，通常采用钨插销连接各层布线的最主要原因：（C）A、钨的导电率比铝更低； B、钨的刻蚀比铝更容易； C、采用化学气相沉积法制备的钨具有更好的填孔能力； D、钨与硅的接触性能更好。78、在0.13um集成电路技术中，铜取代铝成为最主要的互连金属的主要原因是：（A）A、铜具有更高的导电率； B、铜具有更低的导电率； C、铜更容易刻蚀加工；D、铜具有更好热导率。79、在大马士革铜工艺中，铜薄膜通常采用（C）方式获得：A、物理气相沉积； B、化学气相沉积； C、电化学镀； D、热氧化。80、表面平垣化的方式有很多种，效果最好的方式是： （D）A、Ar回蚀法； B、PSG或BPSG的热回流； C、SOG回蚀法； D、化学机械抛光四、 简答1. 试简要叙述或画出模拟集成电路和数字集成电路的设计流程。Analog：Schematic DesignSP