VHDL实验--4选1多路选择器_第1页
VHDL实验--4选1多路选择器_第2页
VHDL实验--4选1多路选择器_第3页
VHDL实验--4选1多路选择器_第4页
VHDL实验--4选1多路选择器_第5页
已阅读5页,还剩11页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、 VHDL实验报告学院: 理学院 专业: 电子信息科学与技术 班级:电科091姓名学号实验组实验时间12.23指导教师李良荣成绩实验项目名称 4选1多路选择器 实验目的1、通过4选1多路选择器的设计,熟悉ALTERA公司EDA设计工具软件QuartusII 5.1的VHDL文本设计流程。2、 熟悉文本输入及仿真步骤。掌握硬件描述语言和自顶向下的电子设计;3、掌握VHDL的基本语法和书写格式;掌握QUARTUS 的使用和调试方法;4、设计电路,实现电路的4选1多路选择器 选择 功能,并下载运行。5、初步了解可编程器件设计的全过程。实验原理 选择器常用于数字信号的切换,四选一选择器可以用于4路信号

2、的切换。四选一选择器有4个输入端input(0)-input(3)、2个信号控制端a,b及一个信号输出端y。当a,b输入不同的选择信号时,就可以使input(0)-input(3)中的一个输入信号与输出y端口接通。用拨码开关作四位数据及两位控制端的输入,LED作输出,通过拨码开关组成控制输入端s1和s0不同组合,观察LED与数据输入端a,b,c,d的关系,验证4选一数据选择器设计的正确性。仪器1 、PC机,1台 2 、uartusII系统实验内容LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux4a1 ISPORT(input:IN STD_

3、LOGIC_VECTOR(3 DOWNTO 0); a,b:IN STD_LOGIC; -输入信号 y:OUT STD_LOGIC); -输出信号END ENTITY mux4a1;ARCHITECTURE rtl OF mux4a1 IS SIGNAL sel:STD_LOGIC_VECTOR(1 DOWNTO 0);BEGIN sel=b&a; -并置操作,获得二维矢量数据类型 PROCESS(input,sel)IS BEGIN IF (sel=00)THEN y=input(0); ELSIF(sel=01)THEN y=input(1); ELSIF(sel=10)THEN y=in

4、put(2); ELSE y=input(3); END IF; END PROCESS; PROCESS进程语句结束END ARCHITECTURE rtl;实验步骤与数据1实验源程序如下:82. 创建文件夹,保存文件。3.选择芯片为 EP1C6Q240C8。4. 完成设置,显示文件信息。从显示中我们看到项目和实体名为:MUX4A1,其中只有一个文件,芯片为Cyclone系列的EP1C6Q240C8。5.运行通过6.运行后的RTL视图7.波形分析 (1)添加文件和引脚。(2)设置输入信号。可以对输入进行设置.结果分析:当b=0,a=0时候,选择出input(0),当b=0,a=1,时候,选择

5、出input(1)当b=1,a=0时候,选择出input(2),当b=1,a=1时候,选择出input(3),符合程序结果8.配置引脚1 选择“Assignments”菜单的“Pins”命令,打开引脚编辑窗口。四选一数据选择器的引脚分配如下:(2)在设置完引脚后,再次对程序进行编译。这样就把程序与FPGA的引脚联系起来,这样才能将程序下载到FPGA 开发系统中进行运行仿真。下载到FPGA中,并验证程序的运行结果。(3)配置硬件驱动为“ByteBlassterMVLPT1”,然后“start”下载,到下载为100%即可完成和对程序进行试验。9.实验结果(1) ba=00 即当b=0,a=0时候,

6、选择出input(0),(2) ba=01,即当b=0,a=1时候,选择出input(1),(3)ba=10 即当b=1,a=0时候,选择出input(2);(4)ba=11,即当b=1,a=1时候,选择出input(3)实验心得体会 1. 通过实验,我学会了Quartus的VHDL文本设计流程的基本过程,了解简单组合电路和多层次电路的设计,仿真和硬件测试。初步了解了Quartus的使用.但是还不熟练。通过对开始时操作不熟悉,花了很多的时间,但是通过自己的努力,仿真结果和预期基本一致,电路设计正确最终完成了实验。尤其对程序进行仿真、生成RTL图、用波形文件对程序进行分析和下载到FPGA 中进行

7、硬件仿真等更有进一步的认识。 2.应用VHDL的过程中让我真正领会到了其并行运行与其他软件(C语言)顺序执行的差别及其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活,利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误,降低了开发成本,这种设计方法必将在未来的数字系统设计中发挥越来越重要的作用。 3. 另外 VHDL 语言是非常严谨的语言,并且是实现电路设计的另一条途径。虽然非常抽象,但是可移植性较图像要强很多,也是一个非常强大的工具语言。 有关电路的设计好有很多的东西值得我继续认真学习。 4.通过本次实验,发现了自己的很多不足,自己在知识上的漏洞,看到了自己实践经验还比较缺乏,理论联系实际还不够,还有待加强锻炼,同时也体会到实验课的重

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论